

See discussions, stats, and author profiles for this publication at: <https://www.researchgate.net/publication/316807266>

Digital Circuits and Design

Book · January 2013

CITATIONS

0

READS

5,190

1 author:



[Bekir Karlik](#)

Epoka University

172 PUBLICATIONS 4,180 CITATIONS


SEE PROFILE

SAYISAL DEVRELER VE TASARIMI

Prof. Dr. Bekir KARLIK



S  RAT
  N  RS  TE YAYINLARI





www.suratuniversiteyayinlari.com

SAYISAL DEVRELER VE TASARIMI

Copyright © Sürat Basım Reklamcılık ve Eğitim Araçları San. Tic. AŞ

Bu kitabın tamamının ya da bir kısmının, kitabı yayımlayan şirketin önceden izni olmaksızın elektronik, mekânîk, fotokopi ya da herhangi bir kayıt sistemi ile çoğaltılması, yayımlanması ve depolanması yasaktır. Bu kitabın tüm hakları, Sürat Basım Reklamcılık ve Eğitim Araçları San. Tic. AŞ'ye aittir.

Yayına Hazırlık



Baskı Tarihi

2013 - I

Baskı-Cilt

Çağlayan AŞ

TS EN ISO 9001:2008 Ser Nu.: 300-01
Sarıç Yolu Üzeri Nu.: 7 Gaziemir / İZMİR
Tel. : 0 232 274 22 15

Satış Yerleri

Seçkin kitapçılar ve  mağazaları

Online Satış www.suratsatis.com

Ana Dağıtım

Gökkuşaklı Pazarlama ve Dağıtım
Mahmutbey Mah. Soğuksu Cad. Nu.:31
(34217) Tek-er İş Merkezi
Bağcılar / İSTANBUL
Tel: (0212) 410 50 60 (pbx)
Fax: (0212) 445 84 64

Takdim

Çağımızı en iyi tanımlayacak iki kavram 'hız' ve 'değişim'dir.

Her şey hızla değişiyor. Her geçen gün bilim-teknik alanında yeni gelişmelere, buluşlara şahit oluyoruz ve bunları takip etmekte bile zorlanıyoruz.

İlmi gelişmeleri akademik disiplinle kayıt altına almak, yeni buluş ve gelişmelere katkıda bulunmak bilim adamının en önemli görevlerindendir. Bu noktada akademik yayıncılığın önemi ortaya çıkmaktadır.

Üniversitelerimizde çalışan hocalarımız, ilmi çalışmalarını yeni gelişmelerle hep üst basamaklara taşıırken bir yandan da bunları kayıt altına alıp öğrencilerine aktarma zaruretiyle karşı karşıyadırlar. Böylece 'kitap' dediğimiz en güzel öğretim materyali ortaya çıkmaktadır. Kitap, "Öğrenme-öğretme" faaliyetinin en sağlıklı ve nitelikli zeminde gerçekleştirildiği temel kaynaktır.

Yayınevimiz, yılların kazandırdığı birikimle, üniversite hocalarımızın nitelikli çalışmalarını kitaplaştırma kararı almıştır. Bu çerçevede, çağımızın bütün yayıncılık imkânlarından faydalanılarak nitelikli yayınlar çıkarılacaktır.

Yenilik, doğruluk ve özgünlük temel ölçülerimiz olacaktır.

Yayın kriterleri olarak gereksiz bilgilerden uzak yeterli bir içerik, uluslar arası standartlarda ebatlar, kaliteli ve titiz baskı, renkli ve modern dizgi, geniş dağıtım ağı, kitaplara web desteği gibi hususlar belirlemiştir.

Bunların yanı sıra kitaplarımızı öğrencilere yönelik ek materyaller ve öğretmenlere yönelik ders anlatımını kolaylaştırıcı sunumlarla da zenginleştirme hedeflenmektedir.

Başarı dileklerimizle.

İlk Söz

Bu Kitap, Elektrik-Elektronik ve Bilgisayar Mühendisliği Bölümlerinde okutmakta olduğum “Sayısal Sistemler” dersine yardımcı olmak için daha önce tarafımdan yazılan “Sayısal Tasarım” kitabına ilaveler yapılarak genişletilmiş halidir.

Kitabı hazırlarken, sayısal sistemler ve mantık tasarımının temel konularını ilk defa öğrenen okuyucuları düşünerek, başlangıç seviyesinden temel konuları ele alıp okuyucunun belirli düzeyde bilgi sahibi olmasını amaçladım. Bu kitabın, üniversitelerimizin mühendislik fakültesi, teknoloji fakültesi ve meslek yüksekokulların; elektrik, elektronik, haberleşme, biyomedikal, bilgisayar, yazılım, kontrol ve mekatronik bölümlerinde okutulan sayısal sistemler, lojik devreler, mantık tasarımı vb gibi dersler için güzel bir ders kitabı olacağını ümit ediyorum.

Mevcut yerli ve yabancı diğer kitapların titizlikle analizi yapıldıktan sonra, en son gelişmeler de incelenerek sade ve anlaşılır bir Türkçe ile hazırlamış olduğum bu kitabın, tüm öğrencilerimize ve meslek arkadaşlarıma faydalı olmasını dilerim.

Kitabı, basımdan önce baştan sona tetkik ederek gerekli düzeltme ve görüşlerini bildiren saygıdeğer meslektaşlarım, Prof. Dr. Murat Uzam ve Doç. Dr. Seydi Vakkas Üstün’e sonsuz teşekkürlerimi sunarım.

Hazırlamış olduğum bu kitabı, yetişmemde en büyük emeği olan rahmetli annemin ve babamın aziz ruhlarına ithaf ediyorum.

Prof. Dr. Bekir KARLIK
bekir.karlik@suratuniversityayinlari.com

İçindekiler

1. SAYISAL SİSTEMLER.....	8
1.1 SAYISAL SİSTEMLERE GİRİŞ.....	8
1.2 SAYI SİSTEMLERİ.....	9
1.2.1 Onlu Sistemler.....	9
1.2.2 Onlu Sayma.....	10
1.2.3 İkili Sistemler.....	10
1.2.4 İkili Sayma.....	10
1.2.5 Onaltılı (Hexadecimal) ve Sekizli (Octal) Sayı Sistemleri.....	10
1.3 İKİLİ TABAN ARİTMETİĞİ.....	11
1.3.1 Toplama.....	11
1.3.2 Çıkarma.....	11
1.3.3 Çarpma.....	12
1.3.4 Bölme.....	12
1.4 NEGATİF SAYILARIN GÖSTERİMİ VE TÜMLEYEN YÖNTEMLERİ.....	13
1.4.1 İşaretili Tam sayı (Signed-Magnitude) Gösterimi.....	13
1.4.2 Bire Tümleninin (1's complement) Gösterimi.....	13
1.4.3 İkiye Tümleninin (2's complement) Gösterimi.....	14
1.5 İKİYE TÜMLEYENDE TOPLAMA VE ÇIKARMA.....	14
1.6 SAYI TABANLARI ARASINDA DÖNÜŞÜM.....	14
1.7 SAYISAL KODLAMA.....	17
1.7.1 BCD (Binary Coded Decimal) Kodu.....	17
1.7.2 Gray Kodu.....	17
1.7.3 Parite (Eşlik) Kodu.....	18
1.7.4 ASCII Kodu.....	18
1.7.5 EBCDIC Kodu.....	19
1.7.6 Bar Kodu.....	19
1.7.7 Diğer Kod Tipleri ve Kod Dönüşümleri.....	20
PROBLEMLER.....	22
2. MANTIK DEVRELERİ VE BOOLE CEBRİ	24
2.1 MANTIK DEVRELERİ.....	24
2.1.1 TTL (Transistor-Transistor Logic).....	25
2.1.2 CMOS (Complementary Metal Oxide Semiconductor).....	26
2.2 BOOLE CEBRİ.....	26
2.3 BOOLE TEOREMLERİ.....	27
2.4 MANTIK KAPILARI (Logic Gates).....	29
2.4.1 VE Kapısı (AND Gate).....	29
2.4.2 VEYA Kapısı (OR Gate).....	29
2.4.3 DEĞİL Kapısı (NOT Gate).....	30
2.4.4 VEDEĞİL Kapısı (NAND Gate).....	30
2.4.5 VEYADEĞİL Kapısı (NOR Gate).....	30
2.4.6 ÖZELVEYA Kapısı (Exclusive Or - XOR Gate).....	31
2.4.7 ÖZEL VEYA DEĞİL Kapısı (Exclusive Nor - XNOR Gate).....	31

2.5	BOOLE FONKSİYONLARININ MANTIK TASARIMI	31
2.6	MINTERM VE MAXTERMLER	32
2.7	VEDEĞİL ve VEYADEĞİL KAPILARININ YAYGINLIĞI	34
2.8	DUAL (ÇİFT) DURUMU	35
2.9	ZAMANLAMA DİYAGRAMI	36
2.10	PRATİK MANTIK KAPILARIN KULLANIMI	36
	PROBLEMLER	38

3. BOOLE FONKSİYONLARININ SADELEŞTİRİLMESİ40

3.1	KARNOUGH DİYAGRAMI (KARNOUGH MAP)	40
3.1.1	Üç-Değişkenli Diyagram:	41
3.1.2	Dört-Değişkenli Karnaugh Diyagramı:	43
3.1.3	Toplamların Çarpımını Kullanma:	44
3.1.4	Keyfi Durum (Don't care):	45
3.1.5	Beş-Değişkenli Karnaugh Diyagramı:	45
3.2	QUINE-MCCLUSKEY (Tablolama) YÖNTEMİ:	47
3.2.1	Asal Çarpanların Belirlenmesi (1. Adım):	47
3.2.2	Asal Çarpanlar Tablosunu Oluşturma (2. Adım):	48
3.2.3	Quine-McCluskey Kullanarak Keyfi Durum Fonksiyonları Sadeleştirme	49
	PROBLEMLER	52

4. BİRLEŞİK (KOMBİNASYONEL) MANTIK DEVRELERİ54

4.1	YARI VE TAM TOPLAYICILAR (Half and Full Adders)	55
4.2	ÇIKARICILAR (Subtractors)	56
4.2.1	Yarı Çıkarıcı (Half-Subtractor)	56
4.2.2	Tam Çıkarıcı (Full-Subtractor)	57
4.3	BÜYÜKLÜK KARŞILAŞTIRICI (Magnitude Comparator)	58
4.4	KODÇÖZÜCÜLER (Decoders)	59
4.4.1	BCD'den Onluya Kodçözücü (BCD to Decimal Decoder)	61
4.4.2	BCD'den Yedi Parçalıya Kodçözücü (BCD to Seven-Segment Decoder)	61
4.5	KODLAYICILAR VE ÖNCELİKLİ KODLAYICILAR (Encoders and Priority Encoders)	63
4.6	ÇOKLAYICILAR (Multiplexers)	64
4.7	TEKLEYİCİLER (Demultiplexers)	66
	PROBLEMLER	68

5. BİRLEŞİK BELLEK DEVRELERİ72

5.1	SALT OKUNUR BELLEK (Read Only Memory-ROM)	73
5.1.1	PROM (Programlanabilen Salt Okunur Bellek)	74
5.1.2	EPROM (Silinir Programlanır Salt Okunur Bellek)	74
5.1.3	EEPROM (Elektrikle Silinir Programlanır Salt Okunur Bellek)	74
5.1.4	Flaş/Taşınabilir Bellek (Flash Memory)	75
5.1.5	Dahili/Ana Bellek (Internal / Main Memory)	75
5.1.6	Harici/Yedek Bellek (External or Auxiliary Memory)	75
5.2	RAM (Random Access Memory) BELLEKLER	76
5.3	PROGRAMLANABİLEN MANTIK CİHAZLAR	77
5.3.1	Programlanabilen Mantık Diziler	77
5.3.2	Programlanabilen Dizi Mantiği	78
	PROBLEMLER	80

6. SIRALI MANTIK (SEQUENTIAL LOGIC) DEVRELERİ	82
6.1 TUTUCULAR (Latches) VE FLİP-FLOPLAR	82
6.2 RS VE SAATSİZ (Unclocked) FLİP-FLOP	84
6.3 DİNAMİK SAAT GİRİŞİ OLAN FLİP-FLOP'LAR (Dynamically Clocked Flip-Flops)	84
6.4 KENAR TETİKLEME (Edge Triggering)	85
6.5 ANA / UYDU (Master/Slave) VEYA DARBE TETİKLEME	85
6.6 SAATLİ (Clocked) RS FLİP-FLOP'LAR	86
6.7 D Flip-Flop	87
6.8 JK Flip-Flop	87
6.9 T (Toggle) Flip-Flop	89
6.10 ZAMANLAYICI DEVRELERİ	90
6.11 KRİSTAL OSİLATÖRLER	92
6.12 SIRALI DEVRENİN ANALİZİ	93
6.13 JK VE DİĞER Flip-Flop'ların ANALİZİ	95
6.14 Flip-Flop'ların UYARIM TABLOLARI	98
PROBLEMLER	99
 7. SAKLAYICI VE SAYICI DEVRELERİ	102
7.1 SAKLAYICILAR (Registers)	102
7.1.1 Veri Saklayıcıları	102
7.1.2 Kayan (Shift) Saklayıcılar	103
7.2 SAYICILAR (Counters)	106
7.3 EŞZAMANSIZ SAYICILAR	106
7.4 EŞZAMANSIZ İLERİ/GERİ SAYICILAR	107
7.5 KADEMELİ SAYICILAR	107
7.6 EŞZAMANSIZ MOD'LU SAYICILAR	108
7.7 EŞZAMANSIZ TÜMLEŞİK SAYICI DEVRESİ	110
7.8 EŞZAMANLI SAYICILAR	111
7.9 EŞZAMANLI İLERİ/GERİ SAYICILAR	113
7.10 EŞZAMANLI TÜMLEŞİK SAYICI DEVRESİ	114
PROBLEMLER	120
 8. ANALOG / SAYISAL VE SAYISAL / ANALOG ÇEVİRİCİLER	122
8.1 SAYISALDAN ANALOĞA ÇEVİRİCİ (Digital to Analog Converter)	122
8.1.1 Paralel Bölücü Devreleri	123
8.1.2 R/2R Merdiven Tipi DAC	125
8.1.3 Tümleşik DAC Devresi	126
8.2 ANALOGDAN SAYISALA ÇEVİRİCİ (Analog to Digital Converter)	127
8.2.1 Ani (Flash) Analog Sayısal Çevirici	127
8.2.2 Rampalı ADC	128
8.2.3 İleri/Geri Sayısal Rampalı ADC (İzlemetipi ADC)	130
8.2.4 Ardışık Yaklaşım ADC	131
8.2.5 Eğimli ADC	132
8.2.6 Tümleşik ADC Devresi	134
PROBLEMLER	135
 BÖLÜM PROBLEMLERİNİN CEVAP VE ÇÖZÜMLERİ	136

SAYISAL SİSTEMLER

1.1 SAYISAL SİSTEMLERE GİRİŞ

Günlük hayatımızda olup biten tüm sistemler (biyolojik, fiziksel vb.) ve tüm olaylar örnekssel (analog) olarak cereyan etmektedir. Benzeşme/andırma ifadesi ile tanımlanan analog işaretler, belirlenmiş sınırlamalar içinde sürekli değişen değerlere sahiptir. Fiziksel büyüklükleri veya bilgileri sayısal işaretlerle (yalnızca 0 ve 1 değerleriyle) ifade ederek işleyen sistemlere, ‘sayısal sistemler’ (digital systems) denir. Sayısal sistemlerde tüm işlemler sonlu sayıda ayrık değerler üzerinde gelişir. Bilgisayar gibi sayısal mantıkla çalışan sistemlerde olaylar, ikili (0/1, aç/kapa, evet/hayır vb.) değerler varsayılarak onlara ait hesaplamalar dikkate alınır. Haliyle, gerçek dünya, bilgisayar ve sayısal elektronik dünyasının bir veriyi ifade etmekte kullandığı yöntemler birbirinden farklıdır. Analog büyüklükleri doğrudan saklamak, bu büyüklüklerin üzerinde işlem yapmak çok kolay değildir. Ama sayısal dönüşürülmüş olan bilgileri bilgisayar yardımı ile saklamak ve çeşitli işlemlere tabi tutmak oldukça kolaydır. Ayrıca, sayısal sistemlerde daha az hata oluşumu, hatalarda düzeltme yapabilme, hassasiyet, geniş çapta ölçme kademesine sahip olma, program vasıtasıyla kontrol edilebilme ve yüksek çalışma hızından dolayı sayısal sistem tasarımı analog sistemlere göre daha kolaydır. Ancak, bilginin her zaman sayısal biçimde ifade edilmesi uygun olmayabilir. Sayısal sistemlerin üstünlükleri kısaca şu şekilde özetlenebilir:

- Sayısal sistemlerin tasarımı daha kolaydır,
- Sayısal sistemlerde bilgi saklaması kolaydır,
- Doğruluk ve birbirine bağlanabilecek devrelerin sayısı daha yüksektir,
- Sayısal devrelerde işlemler programlanabilir,
- Sayısal devreler gürültüden daha az etkilenir,
- Sayısal sistemlerde bir entegre içerisine daha fazla sayıda sayısal devre elemanı yerleştirilebilir.

Sayısal sistemleri oluşturan devreler, genelde elektronik devreler olmakla birlikte, mekanik, manyetik veya pnömatik’de olabilir. Sayısal sistemlere örnek olarak; genel amaçlı sayısal bilgisayarlar, sayısal telefon santralleri, sayısal ölçü cihazları, frekans sayıcılar, trafik

ışık kontrol sistemleri, hesap makineleri, mobil cihazlar, sayısal saatler ve sayısal göstergeler verilebilir.

Sayısal devreler temel olarak **birleşik** (combinational) ve **sıralı** (sequential) devreler olarak ikiye ayrılırlar.

Birleşik Devreler: Çıkışları sadece şimdiki giriş değerlerine bağlı olup, geçmiş girişlere bağlı değildirler.

Sıralı Devreler: Bu tip devrelerde çıkışlar geçmişteki ve şimdiki girişlere bağlıdır. Çıkışların geçmişteki girişlere bağlı olması sıralı devrelerin belleğe sahip olduğunu belirtir. Sıralı devrelerin tasarımı birleşik devrelerin tasarımından daha zordur. Bu kitapta sayısal devrelerin her iki sınıfı da anlatılacaktır.

1.2 SAYI SİSTEMLERİ

Sayısal sistemlerde birçok sayı sistemleri kullanılır. En çok kullanılanlar onlu (decimal), ikili (binary), sekizli (octal) ve onaltılı (hexadecimal) sayı sistemleridir. Onluk sayı sistemini günlük hayatta her gün kullanmaktayız. Bunun için öncelikle bu sayı sisteminin özelliklerini incelemek, diğer sayı sistemlerin anlaşılmasını kolaylaştıracaktır.

1.2.1 Onlu Sistemler

Onlu sayı sistemi, 0, 1, 2, 3, 4, 5, 6, 7, 8 ve 9 olmak üzere 10 adet rakamdan (dijitten) oluşur. Onlu sistem, konumlu değer sistemidir. Yani rakamların değeri bulunduğu konuma bağlıdır. Örneğin, 691 sayısında 6 rakamı 6 adet 100'ü; 9 rakamı 9 adet 10'u, 1 rakamı 1 adet 1'i ifade eder. Burada ağırlık yüzler basamağındadır. Bu sebepten en yüksek basamaktaki rakama “en çok anlamlı rakam” (the most significant digit- MSD); en düşük basamaktaki rakama “en az anlamlı rakam” (the least significant digit- LSD) denir.

Genelde r -tabanlı ($base-r$) sistemde bir sayı $a_{n-1} \dots a_0, a_{-1} a_{-2} \dots a_{-m}$ biçiminde olup, bu sayının değeri şu şekilde ifade edilir:

$$a_n r^n + a_{n-1} r^{n-1} + \dots + a_2 r^2 + a_1 r + a_0 + a_{-1} r^{-1} + a_{-2} r^{-2} + \dots + a_{-m} r^{-m}$$

Burada a_j katsayısı 0'dan $r - 1$ 'e, 0 ile $r - 1$ arasında değerler alabilir; virgülden önceki kısım ($j \geq 0$) tamsayı kısmı, virgülden sonraki kısım ($j < 0$) kesir kısmıdır. Dolayısıyla yukarıdaki sayının $n + 1$ basamağı tamsayı kısmında, m basamağı da kesir kısmında bulunur. Sayının değerini veren formülde görüleceği gibi j . basamağın ağırlığı r^j olup bu basamaktaki a_j rakamının basamak değeri $a_j r^j$ olarak alınmıştır.

Örnek 1.1

141.2₅ sayısının onlu tabanda karşılığını bulunuz.

$$\begin{aligned} 141.2_5 &= 1 \times 5^2 + 4 \times 5^1 + 1 \times 5^0 + 2 \times 5^{-1} \\ &\quad (25) \quad (20) \quad (1) \quad (0,4) \\ &= 46.4_{10} \end{aligned}$$

Ayrıca 5'li sayı tabanındaki sayının rakamları ancak 0, 1, 2, 3 ve 4 olabilir. En büyük rakamı şu şekilde de bulabiliriz: $r - 1 = 5 - 1 = 4$

Örnek 1.2

21.94 sayısının en düşük ve en yüksek anlamlı rakamlarını bulunuz.

$$21.94 = 2 \times 10^1 + 1 \times 10^0 + 9 \times 10^{-1} + 4 \times 10^{-2}$$

Burada MSB 2, LSB ise 4 olur.

1.2.2 Onlu Sayma

Onlu sistemde saymaya 0'dan başlanır ve birer artırılarak devam edilir. 9'a gelince bir arttırıldığında 2. basamağa (onlar basamağı) geçilir. 99'a gelince bir arttırıldığında 3. basamağa (yüzler basamağı) geçilir ve benzer şekilde devam edilir.

Onlu sistemin diğer özelliği, iki onlu basamak ile 100 (0'dan 99'a) farklı sayı; üç onlu basamak ile (0'dan 999'a) 1000 farklı sayı sayılmasıdır. Yani N onlu basamak ile (10^N) farklı sayı sayılır. En yüksek sayı $10^N - 1$ olur.

1.2.3 İkili Sistemler

Onlu sayı sistemlerinin sayısal sistemlerde uygulanması kolay değildir. Çünkü 0 ile 9 arasındaki rakamları karakterize eden on farklı gerilim seviyeleri bulunacak şekilde elektronik devre tasarımı yapılmalıdır. Gerçekte iki farklı gerilim seviyesinin tasarımı daha kolaydır. Bu yüzden sayısal sistemlerde ikili sistem tercih edilmektedir. Sayısal sistemde değişkenin değerleri verilen bir sayı ile tanımlanabilir. İkili sistemlerde, farklı iki sayısal duruma Açık/Kapalı, Doğru/Yanlış, Yüksek/Düşük, 1/0, Evet/Hayır gibi değişik isimler verilebilir. Burada, 1 ve 0 simgeleri tabii olarak doğrudan ikili sayı sistemini göstermektedir. İkili sistemde, ikili rakam simgeleri "bit" teriminin karşılığıdır. En çok anlamlı bit (MSB) en soldaki en büyük ağırlıklı konumda olmalıdır. En az anlamlı bit ise (LSB) en sağdaki en düşük ağırlıklı konumda olmalıdır. İkili sayı tabanı ondalık sayı tabanından farklıdır. İkili sayı tabanının katsayı değeri 0 ve 1 olabilir. Her a_j katsayısı, 2^j ile çarpılır.

1.2.4 İkili Sayma

Sayma sıfır ile başlar, (2^0) basamağı 0'dan 1'e yükselir. Sonra (2^1) basamağı 0'dan 1'e çıkarken (2^0) basamağı 0 olur. Bu şekilde devam eder. Yani, 1. bit 1 konumlu (bir 0, bir 1), 2. bit 2 konumlu (iki 0, iki 1), 3. bit 4 konumlu (dört sıfır, dört 1), ... , N bit kullanarak 2^N sayma yapılabilir. Örneğin, 4 bitle, $2^4 = 16$ (0000₂'den 1111₂'e) sayım yapabiliriz.

Örnek 1.3

(101.11)₂ ikili sayısının onlu tabanda karşılığı nedir?

$$\begin{aligned} (101.11)_2 &= 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 + 1 \times 2^{-1} + 1 \times 2^{-2} \\ &= 4 + 0 + 1 + 0.5 + 0.25 = (5.75)_{10} \end{aligned}$$

1.2.5 Onaltılı (Hexadecimal) ve Sekizli (Octal) Sayı Sistemleri

Sayısal büyüklüklerde, octal (8 tabanlı-sekizli) ve hexadecimal (16 tabanlı) sayı sistemleri de kullanılmaktadır. Çoğu zaman 4-bit'lik blokları tek basamakta göstermek çok kullanışlıdır. 16'lı sayı tabanındaki sayıların kuralı, 0, 1, 2, ... , 15 kadar olan sayıları tek basamak sayıda göstermektir. Bu sayılara da hexadecimal (16 tabanlı) sayılar denmektedir. 16 tabanlı sayı sistemi denilmesinin nedeni, 16 tane sembolden oluşmasıdır. Bu sembollerden ilk 10 tanesi rakamlarla (0, 1, 2, 3, 4, 5, 6, 7, 8, 9) (aynı ondalık sistemdeki gibi) geri kalan 6 sembol ise İngiliz alfabesinin ilk altı harfinden (A, B, C, D, E ve F) oluşur. Bu harfler sırasıyla, 10, 11, 12, 13, 14 ve 15 rakamlarının yerine kullanılmaktadır.

Sekiz tabanlı sayılar ise 0 ile 7 arasındaki sayılarla simgelenmektedir. Sekizli sayı sistemi, sayısal elektronik sistemlerinde ses ve müzik uygulamalarında (notalarda: do, re, mi, fa, sol, la, si, do olmak üzere sekiz sembolden oluştuğundan) yaygın olarak kullanılır. Sayısal sistemlerde kullanılan onlu tabandan onaltılı tabana kadar sayıların diğer bazı tabanlardaki karşılıkları aşağıdaki Tablo 1.1’de verilmiştir. Tabloda da görüleceği gibi Onaltılı tabandaki ilk 10 sayı onlu tabanla aynı, sonraki sayılar ise harf sembolleriyle gösterilmektedir.

Tablo 1.1: Farklı sayı sistemlerindeki sayıların gösterimi

Onlu	İkili	Sekizli	Onaltılı
0	0000	00	0
1	0001	01	1
2	0010	02	2
3	0011	03	3
4	0100	04	4
5	0101	05	5
6	0110	06	6
7	0111	07	7

Onlu	İkili	Sekizli	Onaltılı
8	1000	10	8
9	1001	11	9
10	1010	12	A
11	1011	13	B
12	1100	14	C
13	1101	15	D
14	1110	16	E
15	1111	17	F

1.3 İKİLİ TABAN ARİTMETİĞİ

Çoğunlukla sayısal sistemlerdeki aritmetik işlemler, ikili sayı tabanında yapılmaktadır. Zira bu tür mantıksal ağların tasarımı çok daha kolaydır. İkili taban aritmetiğinde toplama, çıkarma, çarpma ve bölme işlem metotları ondalık sayılarda kullanılan yöntemler gibidir.

1.3.1 Toplama

İkili sayı tabanında iki sayı toplanırken ondalık tabanda olduğu gibi, önce en küçük ağırlıklı basamaktaki rakamların toplamından başlanır. İkili toplamalar: $0 + 0 = 0$, $0 + 1 = 1$, $1 + 0 = 1$ ve $1 + 1 = 0$ (elde 1) biçimindedir. Eğer elde varsa, bu sol basamaktaki sayıya taşınır. Aşağıdaki örnekte on tabanında verilen sayıların ikili tabanda toplamı gösterilmektedir.

Örnek 1.4

On tabanındaki $5 + 12$ toplama işlemini ikili tabanda hesaplayınız.

$$\begin{array}{r}
 00101 = 5 \\
 + 01100 = 12 \\
 \hline
 10001 = 17
 \end{array}$$

1.3.2 Çıkarma

Çıkarma, toplamının özel bir durumudur. Örneğin $+12$ ’den (eksilen) $+5$ ’i (eksilten) çıkarmakla, -5 ile $+12$ ’yi toplamak aynı sonucu verir. Çıkarma işlemi, eksiltenin işareti değiştirilip eksilen ile toplanmasıyla gerçekleştirilir. Çıkarma işleminin sonucuna fark denilir. İkili tabanda verilen iki rakamın farkı olan ikili çıkarma işlemleri: $0 - 0 = 0$, $0 - 1 = 1$ (1 ödünç alma), $1 - 0 = 1$ ve $1 - 1 = 0$ biçimindedir. Örnek 1.5’de görüldüğü gibi çıkarma işleminde, sağdaki farkı; soldaki ise eksilen sayıda bir önceki basamaktan alınan ödünçü gösterir. Böylece ödünç alınan basamaktaki rakam bir küçültülmüş olur. Pozitif ya da ne-

gatif bir sayının işareti, sayının 2'ye tümleyeni alınarak değiştirilir. İleriki konularda görüleceği gibi, işaretli iki sayıyı çıkarmak için eksiltenin önce 2'ye tümleyeni alınır ve varsa elde biti dikkate alınmaz.

Örnek 1.5

Onlu tabandaki 12-5 çıkarma işlemini ikili tabanda yapınız.

$$\begin{array}{r} 01100 = 12 \\ - 00101 = 5 \\ \hline 00111 \end{array}$$

1.3.3 Çarpma

İkili tabanda çarpma işlemi ondalık çarpma işlemi gibi yapılır. İkili çarpma işlemleri: $0 \times 0 = 0$, $0 \times 1 = 0$, $1 \times 0 = 0$ ve $1 \times 1 = 1$ biçimindedir. Çarpan ve çarpılanın işaret bitlerinin aynı olup olmadığına bakılır. Bütün negatif sayılar tümleyeni alınmamış durumda olmalıdır. Bilgisayar sistemlerinin çoğunda negatif sayılar 2'ye tümleyen olarak saklandığından negatif sayıları gerçek ikilik duruma getirmek için 2-tümleyen işlemi kullanılarak dönüşüm yapılır. Başlangıçta belirlenen işaret negatifse çarpımın 2'ye tümleyenialınır. Pozitif sonuçlar için çarpım gerçektir. İşaret biti çarpıma eklenir.

Örnek 1.6

Onlu tabandaki 13×5 çarpma işlemini ikili tabanda yapınız.

$$\begin{array}{r} 1101 = 13 \\ \times 0101 = 5 \\ \hline 1101 \\ 0000 \\ 1101 \\ \times 0000 \\ \hline 1000001 = 65 \end{array}$$

1.3.4 Bölme

Herhangi bir tabandaki bölme işlemi, on tabanındakine benzer biçimde yukarıda anlatılan çarpma ve çıkarma işlemleri kullanılarak yapılır. (Çıkarma işlemi toplama ile yapıldığına göre, bölme işlemi de toplama ile yapılabilir). Bölme işleminde bölen ve bölünen sayıların işaretleri aynı ise bölüm pozitif, ayrı ise bölüm negatif olur. Bölme işlemi yapılırken şu sıra izlenir;

1. Bölen ve bölünen sayıların işaretlerinin aynı olup olmadığına bakılarak sonuç işaretinin ne olacağı belirlenir. Ayrıca bölüm yazacı sıfırlanır.
2. 2'ye tümleyen toplama kullanılarak bölen bölünenden çıkarılıp ilk kısmi kalan bulunur ve bölüme 1 eklenir. Eğer bu kısmi kalan pozitifse 3. Aşamaya geçilir. Bölen kısmi kalandan çıkarılarak bölüme 1 eklenir.
3. Eğer sonuç pozitif ise işlem sürdürülür. Sonuç sıfır yada negatif ise bölme işlemi bitmiştir.

Örnek 1.7

İkili tabanda 1101:10 işlemini gerçekleştiriniz.

$$\begin{array}{r|l} 1101 & 10 \\ \hline -10 & 11,1 \\ \hline 010 & \\ -10 & \\ \hline 001 & \\ 010 & \\ -10 & \\ \hline 00 & \end{array}$$

1.4 NEGATİF SAYILARIN GÖSTERİMİ VE TÜMLEYEN YÖNTEMLERİ

İkili sayı sisteminde, n-bit'lik bir sayının alabileceği en büyük değer $2^n - 1$ kadardır. Örneğin, 4 bit'lik en büyük sayı: $1111_2 = 15$ ($2^4 - 1$) biçimindedir. En büyük değerlikli bit (MSB- most significant bit), İkili sayının en solundaki biti temsil eder. En düşük değerlikli bit (LSB-least significant bit) ise, ikili sayının en solundaki biti temsil eder.

Sözcük (Word): Sisteme bağlı olarak keyfi uzunluktaki bit dizisini ifade eder.

Dörtlü (Nibble): 4-bit sözcük, bir onaltılık basamağı gösterir.

Bayt (Byte): 8-bit ikili sözcüğe karşılık gelir.

Biz çoğu zaman 16-bit sözcük (kısa sözcük) ya da 32-bit sözcük (uzun sözcük) ifadelerini bilgisayarın donanım ve yazılım özelliğine göre kullanmaktayız. Zamanımızın hızlı bilgisayarlarında donanım seviyesinde 64-bit sözcük kullanılmaktadır.

1.4.1 İşaretli Tam sayı (Signed-Magnitude) Gösterimi

n-bit'lik sözcük için, en solundaki bit işaret bit'i olarak ve geriye kalan n-1 bit'de tam sayı olarak bilinmektedir. Burada, eşit sayıda pozitif ve negatif sayılar vardır ve 0 değeri iki şekilde temsil edilmektedir.

$$+3 = 00011 \quad -2 = 10010 \quad 0 = 0000 = 1000$$

1.4.2 Bire Tümlenin (1's complement) Gösterimi

Sayı sistemlerinde doğrudan çıkarma yerine tümlen yöntemiyle çıkarma yapılabilir. Tümlen yöntemiyle çıkarma işlemi aslında bir toplama işlemidir. Bu işlemde bir üst basamaktan borç alınmaz. 1'e tümlen bu tümlen yöntemlerinden biridir. Herhangi bir ikili sayının 1'e tümleneni alınırken tüm birler sıfır, sıfırlar da bir yapılır. Burada sayının MSB'si işaret bit'i olarak nitelendirilir. Eğer MSB 1 ise sayımız negatif, sıfır ise sayımız pozitifdir.

$$\begin{array}{ll} +17 = 00010001 & -17 = 11101110 \\ 0 = 00000000 & 0 = 11111111 \\ +1 = 00000001 & -1 = 11111110 \end{array}$$

Yukarıda da görüldüğü gibi bire tümleyende 0'ın iki gösterimi vardır. Bu, hesaplamalarda karmaşaya yol açabilir. Bundan dolayı, negatif sayıların gösteriminde ikiye tümleyen daha kullanışlıdır.

1.4.3 İkiye Tümleyen (2's complement) Gösterimi

Genellikle, negatif sayılar 2'ye tümleyen (2's complement) notasyonu altında gösterilmektedir. Negatif sayıların 2'ye tümleyen ile tasarlanması nedeni; sayıların ve onların 2'ye tümleyenlerinin toplamının 0 olması içindir. Bir sayının ikiye tümleyenini iki yöntem vardır:

1. Yöntem: Önce sayının 1'e tümleyeni bulunur, yani sayıdaki tüm 0'lar 1'e ve 1'lerde 0'a dönüştürülür, daha sonra dönüşen sayıya 1 eklenir.

2. Yöntem: İstenilen sayıyı elde etmek için ikili sayının en anlamlı bitine (–2MSB ye) uygun bir sayı eklenir.

Örnek 1.8

5 sayısının 2'ye tümleyenini bulunuz.

1. Yöntem: $5_{10} = 0101_2 = 1010$ (5 in 1'e tümleyeni)
 $-5 = 1010 + 1 = 1011$ bulunur.
2. Yöntem: $-5 = -8 + 3$ (2^3 : en büyük değerlikli biti -5 yapacak uygun sayı 3 'tür)
 $= 1000 + 0011$ (yukarıdaki sayıların ikili karşılıkları)
 $= 1011$ elde edilir.

1.5 İKİYE TÜMLEYENDE TOPLAMA VE ÇIKARMA

2'ye tümleyenli sayıları toplarken eksi eldeyi (carry out) ihmal ederiz. Eğer aynı işarete sahip sayılar toplama işleminden geçtikten sonra, sonuç farklı işarete sayı çıkıyorsa buna taşma denilir. Eğer taşma varsa sonuç yanlıştır. Aşağıdaki örneklerde görüleceği gibi çıkarma işleminde ikiye tümleyeni bulmak için genelde çıkartılan sayı tamamlanıp daha sonra eldenin eklemesi yapılır.

+ 3 (0011)	+ 5 (0101)	+ 5 (0101)	– 5 (1011)	– 3 (1101)	– 5 (1011)
+ 4 (0100)	+ 6 (0110)	– 6 (1010)	+ 6 (0110)	– 4 (1100)	– 6 (1010)
+ 7 (0111)	+ 11 (1011)	– 1 (1111)	+ 1 (0001)	– 7 (1001)	– 11 (0101)
	(taşma var)				(taşma var)

1.6 SAYI TABANLARI ARASINDA DÖNÜŞÜM

Herhangi bir sayının değişik tabanlarda eşleniğini bulmak için dönüştürme yapılır. m tabanında verilen bir sayı n tabanına dönüştürülürken tam ve kesirli kısımlarının ayrı ayrı dönüştürülmesi gerekir. İkili sayılar sekizli tabana 3-bit'li grupta yöntemi kullanılarak dönüştürülür. Onaltılı tabana ise 4-bit'li grupta yöntemi kullanılarak dönüştürülür.

Örnek 1.9

10011110 ikili sayısını ondalık tabana dönüştürünüz.

$$(10011110)_2 = 2^7 + 2^4 + 2^3 + 2^2 + 2^1 = 158_{10}$$

Örnek 1.10

25 onlu sayısını, devamlı bölme işlemini kullanarak, ikilik tabana dönüştürünüz.

<u>Tam sayı</u>		<u>Kalan</u>
25/2 = 12	a_0	1 (LSB)
12/2 = 6	a_1	0
6/2 = 3	a_2	0
3/2 = 1	a_3	1
1/2 = 0	a_4	1 (MSB)

$$25_{10} = (a_4 a_3 a_2 a_1 a_0) = 11001_2$$

Burada 25 sayısını devamlı 2 sayısına bölerek onlardan kalanını bit sırasına yerleştiriyoruz.

İkinci yol: Ondalık sayı basitçe 2'nin katlarının toplamıyla belirtilmektedir ve sonra da 1 ve 0'lar uygun bir şekilde bit pozisyonuna konulmaktadır.

Göstermek gerekirse: $25_{10} = 16 + 8 + 1 = 2^4 + 2^3 + 0 + 0 + 2^0 = 11001_2$

Onaltılık (Hexadecimal) sayı sisteminin tabanı onaltıdır, yani onaltı ayrı karakter içerir. Sayısal sistemlerin çoğunda ikilik veriler dört ve katları sayıda bit içeren gruplar olarak işlendiğinden onaltılık sistemin kullanılması çok uygun olmaktadır. Çünkü her onaltılık basamak 4-bitlik bir ikilik sayıya karşılık gelmektedir. Bu sistemde kullanılan karakterlerin on tanesi (0, 1, 2, 3, 4, 5, 6, 7, 8 ve 9) nümerik, kalan altı tanesi ise (A, B, C, D, E, ve F harfleri) alfabetiktir. Onaltılık bir sayının onluk sisteme çevrilme yollarından birisi, önce ikilik oradanda onluk sisteme geçmektir. Diğer bir kolay yöntem de, onaltılık sayının her basamağındaki sayının onluk değerinin o basamağın ağırlığıyla çarpılıp bu çarpımların toplanmasıdır.

Örnek 1.11

Onaltılık $15F_{16}$ sayısını ondalık tabana dönüştürünüz.

$$15F_{16} = 1 \times 16^2 + 5 \times 16^1 + 15 \times 16^0 = 351_{10}$$

Onluk sayıyı sürekli 16'ya bölerek kalanlardan onaltılık sayı elde edilebilir. İlk kalandan en düşük değerlikli bit (LSB), sonuncudan da en büyük değerlikli bit (MSB) sayısı elde edilir. Tamsayısı sıfır olunca işlem biter.

Örnek 1.12

214 ondalık sayısını onaltılık tabana dönüştürünüz.

$$214/16 = 13 + 6 \text{ kalan}$$

$$13/16 = 0 + 13 \text{ kalan (D)}$$

$$\text{Sonuç: } 214_{10} = D6_{16}$$

Onaltılık bir sayıyı ikilik olarak yazmak için ikilik tabandan onaltılık taban dönüşüm işlemi tersine çevrilir. Yani her bir onaltılık sayının basamağı yerine dört bitlik ikilik karşılığı yazılır.

Örnek 1.13

Aşağıda verilen onaltılık sayıyı ikilik tabana dönüştürünüz.

$$(F C 2. 7)_{16} = (1111 1100 0010. 0111)_2$$

m tabanında verilen kesirli bir sayıyı n tabanına dönüştürürken çarpma işlemlerinde kesirli kısmın hiçbir zaman sıfır olmaması durumunda sonsuza kadar gitmemesi için işlemi sonlandırmak gerekir. Bunun için m tabanında p hane ile gösterilen bir sayının, n tabanında kaç hane olacağı $r = p(\ln 10) / (\ln n)$ formülüyle belirlenir.

Örnek 1.14

253.263_{10} onlu sayısını 8 tabanına dönüştürünüz.

Önce sayının tam kısmı dönüştürülür;

<u>Tam sayı</u>		<u>Kalan</u>
$253/8 = 31$		$a_0 = 5$
$31/8 = 3$		$a_1 = 7$
$3/8 = 0$		$a_2 = 3$

Kesirli kısmını bulmak için; $n = 8$ ve $p = 3$ olduğundan;

$$r = 3(\ln 10) / (\ln 8)$$

$$= 3.32 \cong 4 \text{ haneye ihtiyaç vardır.}$$

<u>Kesirli sayı</u>	<u>Kalan</u>
$0.263 \times 8 = 2,104 \geq 1$	$a_1 = 2$
$0.104 \times 8 = 0,832 < 1$	$a_2 = 0$
$0.832 \times 8 = 6,656 \geq 1$	$a_3 = 6$
$0.656 \times 8 = 5,248 \geq 1$	$a_4 = 5$
$253.263_{10} = (a_2 a_1 a_0 a_{-1} a_{-2} a_{-3} a_{-4}) = 375.2065_8$	

İkilik bir sayının onaltılık sisteme çevrilmesi çok kolaydır. Sayı en düşükdeğerlikli (LSB) bitten başlanarak dört bitlik gruplara ayrılır ve her bir grup, karşılığı olan onaltılık değer ile gösterilir.

Örnek 1.15

İkili $(1000111.011001)_2$ sayısını sekizli ve onaltılık tabana dönüştürünüz.

8-tabanda (3'lü gruba ayrılır):

$$(001\ 000\ 111.\ 011\ 001)_2 = (1\ 0\ 7.\ 3\ 1)_8$$

16-tabanda (4'lü gruba ayrılır):

$$(0100\ 0111.\ 0110\ 0100)_2 = (4\ 7.\ 6\ 4)_{16}$$

NOT: Burada başlangıçtaki ve bitişikteki fazladan 0'lara dikkat ediniz.

1.7 SAYISAL KODLAMA

Sayıların hafızada tutulma biçimine sayısal kodlama adı verilir. Sayılar ya doğrudan ikili karşılıkları kullanılarak ya da her basamaktaki rakama bir kod atanarak gösterilebilir. Örneğin Türkçe de 29 harfin A'dan Z'ye sırayla 0 ile 28 rakamları arasında her harfe bir rakam gelecek şekilde kodlanması mümkündür. Sayısal devrelerin tasarımı, problemi tanımlayarak başlar ve mantık devre şeklinde veya mantık devrenin çıkartılabileceği fonksiyon grubuyla sonuçlanır. Eğer iki sistem aynı bilgi için farklı kodlar kullanıyorsa, dönüştürme devresi iki sistemin arasına konmalıdır. Bu bakımdan, sayısal devrelerin tasarımında yapılan işleri kolaylaştırmak, hata oranını azaltmak ve bilgi iletişimini sağlamak amacıyla standart kodlar kullanılır.

1.7.1 BCD (Binary Coded Decimal) Kodu

Mantık devrelerinin tasarımında, özellikle gösterge devrelerinde, on tabanındaki bir sayıyı BCD (Binary Coded Decimal) koduna dönüştürürken onlu sayının her basamağı ayrı ayrı olarak ikilik tabana çevrilir.

Örnek 1.16

Onlu tabandaki 137 sayısının ikili ve BCD karşılıkları ne olur?

$$137_{10} = 10001001_2 \quad (\text{ikili})$$

$$137_{10} = 0001\ 0011\ 0111 \quad (\text{BCD})$$

Örnek 1.17

Aşağıda verilen sayıları onlu tabandan BCD'ye dönüştürünüz.

$$\text{a)} \quad (104)_{10} = (0001\ 0000\ 0100)_{\text{BCD}}$$

(1) (0) (4)

$$\text{b)} \quad (16.35)_{10} = (00010110.00110101)_{\text{BCD}}$$

1.7.2 Gray Kodu

İkilik tabanda 2^n elemanlı bir kümeyi çevrimli kodlama olarak tanımlanan Gray kodu, sayısal sistemlerde ve bilgisayar giriş/çıkış işlemlerinde sıkça kullanılan kod tiplerinden biridir. Gray kodu rakamların ağırlığı olmayan ve aritmetik olmayan bir koddur. Bu kodun

özelliği, ardışık bir artımda verinin sadece 1 bitinin değişmesi ve geri kalan diğer bitlerinin sabit kalmasıdır. Kısaca, sıralı elemanların ikili kodlanmasında komşu sıralardaki kodlarda yalnızca bir bitte değişiklik vardır. Böylece Gray kodu kullanarak mantık devrelerinde olası bir hatayı tespit etmek son derece kolay olur. Karnaugh diyagramlarını belirlemede de bu kod sistemi kullanılır. Aşağıda 3 bitlik Gray kodunun 3 değişkenli Karnaugh diyagramı kullanılarak bulunması gösterilmiştir (Ok yönüne dikkat ediniz).

	0	1
00	000	100
01	001	101
11	011	111
10	010	110

Onluk Rakam	3 Bitlik Gray Kodu
0	000
1	001
2	011
3	010
4	110
5	111
6	101
7	100

1.7.3 Parite (Eşlik) Kodu

Sayısal işaretlerin iletilmesin sırasında doğabilecek hataların düzeltilmesinde Parite (eşlik) kodu kullanılır. Bu yöntemde, hataların ortaya çıkarılmasını sağlamak amacıyla BCD kodlu sayının sağındaki veya solundaki basamağa eşlik biti eklenir. Eşlik biti, kodlanan veride 1 ya da 0'ların tek mi, çift mi olduğunu belirtir. İki tip eşlik biti vardır: Çift eşlik (even parity) ve tek eşlik (odd parity). Tek eşlik kodunda 1'lerin toplamı tektir. Yani, 1'lerin toplamı çift ise; ilave 1, tek ise ilave 0 olur. Çift eşlik kodu hanesinde ise 1'lerin toplamı çifttir. Mesela, 6 sayısı ikili olarak karşılığı 0110'dır; burada 1'lerin sayısı 2 olup çifttir, dolayısıyla en düşük değerlikli bite (LSB'ye) 1 eklenip tek eşliği 01101 olarak bulunur. 6'nın çift eşliğinde ise LSB'ye 0 ekleyince 01100 olur. Tablo 1.2'de, 0'dan 9'a kadar onlu sayıların Eşlik ve Gray kod karşılıkları gösterilmiştir.

Tablo 1.2: 0, 1, ..., 9'un Eşlik ve Gray kod karşılıkları

Onlu Rakam	İkili Kodu	Tek Eşlik	Çift Eşlik	4 Bit Gray Kodu
0	0000	0000 1	0000 0	0000
1	0001	0001 0	0001 1	0001
2	0010	0010 0	0010 1	0011
3	0011	0011 1	0011 0	0010
4	0100	0100 0	0100 1	0110
5	0101	0101 1	0101 0	1110
6	0110	0110 1	0110 0	1010
7	0111	0111 0	0111 1	1011
8	1000	1000 0	1000 1	1001
9	1001	1001 1	1001 0	1000

1.7.4 ASCII Kodu

Bilgisayar sayıları tanıdığı gibi alfabeleri, noktalamaları ve diğer özel karakterleri de tanıması gerekir. Bu kodlara alfa nümerik kodlar denir. En yaygın kullanılan alfa nümerik kodlamalardan birisi ASCII (American Standard Code for Information Interchange) kodudur. ASCII kodu (aski okunur), kodlamada 7 bit kullanır ve $2^7 = 128$ farklı durumu içeren kodlara sahiptir.

A - 1000001 (65 decimal)

a - 1100001 (97 decimal)

0 - 0110000 (48 decimal)

! - 0100001 (33 decimal)

1.7.5 EBCDIC Kodu

EBCDIC (Extended Binary Coded Decimal Interchange Code = Genişletilmiş İkili kodlu Ondalık Değişim Kodu; okunuşu: ebsidik) IBM tarafından sıkça kullanılan bir alfa nümerik kod türüdür. Daha çok OS/360 işletim sistemi ve S/390 sunucularında kullanılır. Harf, rakam, işaretleri karşılayan 8-bit kodlamadan oluşan 256 olası gruba sahiptir. Haliyle ASCII koddan daha fazla karakteri içermektedir. Sayısal bilgiler için istendiğinde 4 bitlik (yarım karakterlik) kodlama yapılabilir. Sayısal olmayan bilgi ise daima 8 bit'le kodlanır. Aşağıda bazı karakterler için EBCDIC kodda ikili karşılıkları görülmektedir.

A - 11000001 (193 decimal)

a - 10000001 (129 decimal)

0 - 11110000 (240 decimal)

! - 01011010 (90 decimal)

1.7.6 Bar Kodu

Onlu sayıların farklı şekilde düzenlenmiş çubuklarla ifade edildiği kodlama sistemi Bar kodu olarak adlandırılır. Bu kodlama sisteminde, rakam veya harflerden oluşan karakterler farklı kalınlıktaki çizgiler ve boşluklar ile temsil edilmektedir. Klavye'ye alternatif olarak kullanılan bar kodu yöntemi, veri giriş veya çıkışının kolay olması nedeniyle özellikle stoklama işlemlerinde ve marketlerde yaygın olarak kullanılmaktadır. Karakterleri temsil etmek için kullanılan çizgilerin uygun araçlarla okunup çözülmesi ve bilgisayara aktarılması için çeşitli barkod yöntemleri ve barkodları okuyacak farklı teknolojiler bulunmaktadır. Şekil 1.1'de örnek bir barkod sisteminin genel yapısı görülmektedir.



Şekil 1.1 Barkod sisteminin genel yapısı

Barkod'lar sayesinde bilgisayara otomatik veri girişi hızlı bir şekilde sağlanmaktadır. Şekil 1.1'de genel yapısı verilen barkod'da bulunan bölgelerin temsil ettikleri anlamlar şu şekilde özetlenebilir:

Başlangıç Bitiş Karakterleri: Barkodun her iki yanını tanımlayan özel karakterler, farklı barkod çeşitleri ve farklı başlangıç bitiş karakterleri kullanır.

Kontrol Karakterleri: Bir koda bulunan değerlerden elde edilen ve barkod içerisine yerleştirilen değerdir. Kontrol Karakteri, kodun doğru olarak çözülüp-çözülmediğinin kontrolü için kullanılır. Karakterleri ifade eden çubuk kombinasyonlarının

oluşturulmasında iki seviyeli kod ve çok seviyeli kod olmak üzere iki farklı yöntem vardır. Farklı barkod çeşitleri, farklı kontrol karakterleri hesaplama yöntemleri kullanılır. Kontrol karakterinin isteğe bağlı olarak kullanıldığı barkod yöntemlerinin yanında kontrol karakterinin zorunlu olarak kullanıldığı yöntemlerde bulunmaktadır.

Boş Bölgeler: Barkod başlangıç ve bitişinde bulunması gerekli boş alanlardır.

Barkod da kullanılan bu çizgiler sadece ürünün referans numarasını içerir. Herkesin sandığı gibi ürünün fiyatı ve ürün hakkındaki bilgileri içermez. Bu bilgiler bilgisayarda kayıtlıdır. Barkod tarandığı zaman sinyal sistemdeki bilgisayara ulaşır. Bilgisayarda girilen barkod numarasına göre ürünün fiyatını kasaya yansıtır. Eğer fiyat değişikli yapılmak istenirse, fiyat bilgileri bilgisayarda kayıtlı olduğundan bilgisayardaki fiyat bilgisini değiştirmek yeterli olacaktır.

Çok değişik barkod çeşitleri vardır. UPC, EAN, EAN-13, EAN-8, Code 39, Code 93, Code 128. En çok kullanılanlar UPC ve EAN'dır. UPC numaralama sistemi Kanada ve Amerika'da, EAN-13 numaralama sistemi ise Avrupa ve Türkiye'de kullanılmaktadır.

1.7.7 Diğer Kod Tipleri ve Kod Dönüşümleri

Sayısal sistemlerde BCD, Gray, Parity ve ASCII kodları dışında kullanılan “üç fazlalık” (excess-3), “84-2-1” negatif ağırlık tabanlı, “2421” ağırlık tabanlı (Ayken kodu) ve “ikili-beşli” (Biquinary) kod tipleri de mevcuttur. Bu kod dönüştürme tasarımları ve BCD'nin başka kodlara dönüştürülmüş bazı örnekleri Tablo 1.3'de gösterilmektedir.

Tablo 1.3: Dönüştürme kodunun yordamı

Onlu Rakam	BCD 8421	3-fazlalık (Excess-3)	84-2-1	2421	Biquinary 5043210
0	0000	0011	0000	0000	0100001
1	0001	0100	0111	0001	0100010
2	0010	0101	0110	0010	0100100
3	0011	0110	0101	0011	0101000
4	0100	0111	0100	0100	0110000
5	0101	1000	1011	1011	1000001
6	0110	1001	1010	1100	1000010
7	0111	1010	1001	1101	1000100
8	1000	1011	1000	1110	1001000
9	1001	1100	1111	1111	1010000
10	00010000	01000011	011100000	00010000	01000100100001

Yukarıda da tanımlandığı gibi, ikili kodlanmış bir BCD sayı (Binary Coded Decimal) her bir rakamın ikili eşdeğerinin doğrudan onlu olarak atanmasıdır. Ağırlıkların ikili bit'lere atanmasında BCD kod ağırlıkları 8, 4, 2, 1 olarak 2'nin kuvvetleri (2^3 , 2^2 , 2^1 , 2^0) biçiminde gösterilir. 8421 adlandırması dört bitin ikilik ağırlıklarını belirtir. 8421 kodu ile onluk taban arasında dönüşümün kolaylığı, bu sistemin en büyük üstünlüğüdür.

Örneğin: $7 = 0 \times 8 + 1 \times 4 + 1 \times 2 + 1 \times 1$

Bazı eski bilgisayarlarda kullanılan onluk kod tipi “üç fazlalık” (excess-3) kodudur. Bu kod tipi ağırlığı, BCD kodunda verilen sayının ağırlığına fazladan onlu 3 sayısı eklenerek hesaplanır. Bu kod sisteminin en büyük özelliği hiçbir zaman tüm bitlerin aynı anda sıfır olmamasıdır.

Örneğin: $7 + 3 = 10 = 1010$

Negatif ağırlıkların onlu koda atanması 8, 4, -2, -1 gösterildiği gibi yapılabilir. Bu durumda 0110 bit birleşimi 2 onlu sayı olarak yorumlanır. Bunun açılımı ise;

$$0 \times 8 + 1 \times 4 + 1 \times (-2) + 0 \times (-1) = 2 \text{ şeklindedir.}$$

Tabloda gösterilmiş diğer ağırlıklandırılmış kodlar 2421 ve 504321. 2421 kodu, 5'e kadar BCD (0,1,2,3,4) ile aynıdır. 5'den sonra ise en soldaki (MSB) bit'i lojik 1 olunca, 5'den büyük sayıları tanımlarken bu ağırlık (MSB ağırlığı, 2) mutlaka kullanılmak zorundadır.

Örneğin:

$$5 = 1 \times 2 + 0 \times 4 + 1 \times 2 + 1 \times 1 = 1011$$

$$6 = 1 \times 2 + 1 \times 4 + 0 \times 2 + 0 \times 2 = 1100 \text{ (ortadaki 4 ve 2 ağırlıkları kullanılmaz)}$$

İkili-beşli (Biquinary) kod için her bir onlu sayı, beş adet 0 ve 2 adet birden oluşur ve ağırlığı alınmış karşılığı olan kolona yerleştirilir. Burada ilk MSB'nin (5 ağırlığının) 1 olmasından sonra bu bit kullanılmak zorundadır. Aşağıdaki örnekte 5 ondalık sayısını ikili beşli gösterirken MSB (5 ağırlığı) 1 olduğu için 5 ve 0 ağırlıkları kullanılmak zorundadır, yani 4 ve 1 ağırlıkları kullanılamaz.

Örneğin: $0 = 0100001$ (5 tane 0 ve 2 tane 1)
 $5 = 1000001$ (5+0 = 5)
 $8 = 1001000$ (5+3 = 8)

Örnek 1.18

İkili sayı sistemindeki 1001000 1000101 0100110 0100110 1011001 biçiminde ASCII kodunda kodlanmış mesajın anlamı nedir?

Önce her 7 bitlik kodun onaltılı sistemdeki karşılığı bulunup yazılırsa;

48 45 4C 4C 4F

değerleri elde edilir. Bu değerlerin temsil ettikleri bilgiler ekte verilen ASCII Tablosundan bulunup eklenirse;

48 = H, 45 = E, 4C = L, 4C = L, 4F = O elde edilir ve sonuç olarak mesajın anlamı;

HELLO bulunur.



1. Aşağıda değişik tabanda verilen sayıları ondalık tabana dönüştürünüz.
a) 1101101.011_2 b) 371.14_8
c) $A2.13_{16}$ d) 143.21_5
2. Aşağıda değişik tabanda verilen sayıları ikili tabana dönüştürünüz.
a) 123.17_{10} b) 3741.102_8
c) $1A_{16}$ d) $2D9_{16}$
3. Aşağıdaki sayıların 1'e ve 2'ye tümleyenlerini bulunuz.
a) 01011_2 b) 1110111_2
c) 101101_2 d) 101111110_2
4. 103 ondalık sayısının değerini ikili, sekizli ve onaltılı tabanlarda karşılığını bulunuz.
5. Aşağıdaki ikili sayıların toplam, fark ve çarpımlarını bulunuz.
a) 1111 ve 1011 b) 1001001 ve 111010
c) 110100 ve 11011
6. Aşağıdaki ikili sayıların toplamını ve farkını bularak taşıma olup olmadığını belirtiniz.
a) 01001 ± 00101 b) 01011 ± 10101
c) 11101 ± 10101
7. Aşağıdaki ikili sayıları 2'ye tümleyene göre toplamını ve farkını bularak taşıma olup olmadığını belirtiniz.
a) 01001 ± 00101 b) 01011 ± 10101
c) 11101 ± 10101
8. Aşağıdaki ikili sayıların bölmelerini bulunuz.
a) $1011110 \div 00101$ b) $1011011 \div 10101$
c) $110101 \div 111$
9. Aşağıda değişik tabanda verilen sayıların BCD karşılıkları ne olur?
a) 375_{10} b) 111010_2
c) 874_{10}
10. Aşağıdaki BCD kodunda verilen sayıların onlu ve ikili tabanda karşılıkları ne olur?
a) 01110100_{BCD} b) 100101000011_{BCD}
c) 101000111_{BCD}

11. Onluk tabanda verilen 6027 sayısını aşağıdaki kod tiplerine dönüştürünüz.

a) BCD kodu b) üç-fazlalık kodu
c) 2421 kodu

12. Aşağıda verilen onlu tabandaki sayıların kod dönüşümlerini bulunuz.

a) $1510 = (?)_{\text{GRAY}}$ b) $425_{10} = (?)_{\text{excess-3}}$
c) $1110 = (?)_{84-2-1}$ d) $11_{10} = (?)_{2421}$

13. Aşağıdaki Gray kodunda verilen sayıların ikili tabanda karşılıkları ne olur?

a) 0001 b) 1110
c) 10100 d) 10101

14. Aşağıdaki ikili tabanda verilen sayıların Gray kodu karşılıkları ne olur?

a) 0110 b) 10110
c) 10100 d) 10101


15. Aşağıdaki 3-fazlalık (excess-3) kodunda verilen sayıların onlu tabanda karşılıkları ne olur?

a) $1100_{\text{excess-3}}$ b) $10101000_{\text{excess-3}}$
c) $100001110011_{\text{excess-3}}$

16. Aşağıdaki onlu tabanda verilen sayıların 3-fazlalık kod karşılıkları ne olur?

a) 7 b) 16
c) 32 d) 4089

17. 12 girişli bir Eşlik-bit üreticisine (parity-bit generator) aşağıda verilen darbe dizisi uygulandığında P çıkışına ait tek eşlik (parite) sonuçları nedir?




18. Aşağıdaki onaltılık (hexadecimal) sayıların ikilik karşılıkları ne olur?

a) 13AF b) 25E6
c) B4.C9 d) 78.D3

MANTIK DEVRELERİ
VE BOOLE CEBRİ

2.1 MANTIK DEVRELERİ


Boole cebrinde, sayısal işaretleri birbirine bağlayan elektronik devrelere *Mantık Kapı Devreleri* denir. Bir lojik kapı bir çıkış, bir veya birden fazla giriş hattına sahiptir. Kapı adı verilmesinin sebebi transistörün bilgi akışını kontrol etmesinden dolayıdır. Doğru durumun (1 durumu) yüksek (high) voltajda olmasına *pozitif mantık*, düşük (low) voltajda olmasına da *negatif mantık* adı verilir. Şekil 2.1’de görüldüğü gibi pozitif mantık ifadelerini kullanarak sayısal kavramları tanımlamak mümkündür. (Örneğin; bir anahtarın kapalı olması sayısal sistemde ‘1’ veya 5V’a eşit olması veya bir kare dalganın düşüktürken yüksek pozitif değer alması durumu).



Yüksek	Alçak
1	0
Doğru	Yanlış
+5 V	0 V
Kapalı	Açık

Şekil 2.1: Pozitif Mantık

Genelde pozitif mantık devreleri kullanılmakla beraber, sayısal devrelerde negatif mantık kullanımı bazı uygulamalarda tasarımcıya büyük kolaylıklar sağlayabilir.



Yüksek	Alçak
0	1
Doğru	Yanlış
0 V	+5 V
Açık	Kapalı

Şekil 2.2: Negatif Mantık

Tümleşik (Entegre) devreler; mantık devrelerin içerdikleri direnç, diyot, transistör ve diğer yarı iletken elemanlarının tek bir silikon tabaka üzerine kurularak çeşitli koruyucular içinde muhafazaya alınması ile ortaya çıkmıştır. Tümleşik devreler içerdikleri kapı adedine göre aşağıdaki gibi sınıflandırılırlar.

- SSI (Small Scale Integration – Küçük Ölçekli Entegrasyon) : İçerdiği kapı sayısı 12’yi geçmeyen tümleşik devre.
- MSI (Medium Scale Integration – Orta Ölçekli Entegrasyon) : İçerdiği kapı sayısı 12 – 100 aralığında olan tümleşik devre.
- LSI (Large Scale Integration – Büyük Ölçekli Entegrasyon) : İçerdiği kapı sayısı 100 – 1000 aralığında olan tümleşik devre.
- VLSI (Very Large Scale Integration – Çok Geniş Ölçekli Entegrasyon) : 1000 veya üzeri kapı içeren tümleşik devre.

Şekil 2.3’de minimum elemanlı Transistör ve dirençlerle gerçekleştirilen VEDEĞİL (NAND) kapı devresi görülmektedir.

Sayısal Mantık Tümleşik devreleri, içerisindeki kapıların yapıldığı elemanlara ve üretim teknolojilerine göre 8’e ayrılır. Bunlar;

- RDL (Resistor – Diode Logic / Direnç Diyot Mantığı)
- RTL (Resistor – Transistor Logic / Direnç Transistör Mantığı)
- DTL (Diode – Transistor Logic / Diyot Transistör Mantığı)
- HTL (High – Threshold Logic / Yüksek Eşik değerli Mantık)
- TTL (Transistor – Transistor Logic / Transistör – Transistör Mantığı)
- ECL (Emitter Coupled Logic / Emiteer Kuplajlı Mantığı)
- CMOS (Complementary Metal Oxide Semiconductor / Tümleşik Metal Oksitli Yarıiletken Mantığı)
- I²L (Integrated Injection Logic / Tümleşik devre Enjeksiyon Mantığı)


Bu tümleşik devrelerin genelinde Yüksek Voltaj: 1/Doğru; Düşük Voltaj: 0/Yanlış olarak gösterilir. (Yani pozitif mantık kullanılmaktadır). Tablo 2.1’de yaygın kullanılan bazı mantık devrelerin özellikleri verilmiştir.

Tablo 2.1:Bazı yaygın kullanılan mantık devre gruplarının özellikleri

Yanlış (0)	Doğru (1)	Grubu
0V - 0.8V	2.4V - 5V	TTL
0V	3V - 12V	CMOS
0V - 0.3V	2.4V - 3.6V	3.3V
5V - 15V	(-5V) – (-15V)	RS232

2.1.1 TTL (Transistor-Transistor Logic)

Transistor-Transistor Logic, kısaca TTL, tümleşik devrelerin tasarımında bipolar transistörler kullanılmıştır. En çok kullanılan tümleşik devredir. TTL mantık ailesi 54 veya 74 numaralı önekinde sahiptirler. 54 serisi askeri amaçlıdır. Çalışma sıcaklığı aralığı -55°C ile +125°C arasında iken, 74 serisi tümleşik devreler için bu aralık 0°C ile +70°C arasındadır. Bu mantık ailesindeki tümleşik devreler genellikle AA74YYXXX şeklinde tanımlanırlar. AA harfleri, tümleşik devreyi üreten firmayı gösteren harf veya harflerdir. Texas Instruments ön ek olarak “SN”, National Semiconductor (DM), Signetics (S) kısaltmalarını kullanmaktadırlar. YY harfleri tümleşik devrenin hangi TTL alt grubuna (kapıya) ait olduğunu gösterir. XXX tümleşik devrenin fonksiyonunu gösteren iki veya üç basamaklı bir sayıdır. Orta ve yüksek hızlı olarak imal edilen birçok TTL modeli vardır. Besleme voltajı 5V olup voltaj çıkış değeri 2.4V ve üstü ise lojik 1 çıkışı, 2.4V’un altında ise lojik 0 çıkışı verir. Girişlerinde çok emitörlü transistörler kullanan TTL tümleşik devreleri hızlı



Şekil 2.3: VEDEĞİL kapısının yapısı

çalışan TTL tümleşik devreleri gurubundadır. TTL, VEDEĞİL (NAND) esasına dayalı bir mantık fonksiyonudur.

2.1.2 CMOS (Complementary Metal Oxide Semiconductor)

CMOS tamamlayıcı lojik olarak adlandırılmaktadır. Bu tümleşik devrelerin tasarımında alan etkili transistörler (FET ve MOSFET) kullanılmıştır. Lojik fonksiyonlar aynı kalmakla beraber TTL ve CMOS yapım teknolojilerinde kullanılan araçlar farklıdır. Devre teknolojileri lojik fonksiyonlarda değil sadece performans karakteristiklerinde değişiklik gösterir. CMOS ailesi temel olarak *metal kapılı* CMOS ve *silikon kapılı* CMOS olmak üzere iki ayrı işlem teknolojisi sınıfına ayrılır. Eski metal kapılı teknoloji 4000 serisinden oluşurken, yeni silikon kapılı teknolojiler ise 74C, 74HC, 74HCT serisinden oluşur. CMOS ailesine ait bütün 74 serisi, TTL'ler ile bacak ve fonksiyon uyumludur. Yani TTL ve CMOS tümleşik devreler aynı sayıda ve benzer giriş, çıkış, besleme gerilimine (V_{cc}) sahiptir. Ayrıca 74HCT serisi TTL ile voltaj seviyesi uyumludur. 74HCT serisinin 74C ve 74HC serileri ile bağlanması için özel bir gereksinim yoktur.

TTL ile CMOS arasındaki temel farklılıklar: Yayılım Gecikmesi (Propagasyon Delay), Güç Harcaması (Power Dissipation), çıkış kapasitesi (Fan Out), Hız-Güç Üretimi (Speed Power Product) gibi performans karakteristiklerinde gözlenir. CMOS, TTL tümleşik devrelerin daha gelişmiş şeklidir. Ancak çalışma hızları (yayılım hızları) oldukça yavaştır. Oldukça geniş bir besleme aralığında çalışır (3-18V). Ancak çalışırken çok küçük güç tüketir. CMOS'ların giriş empedansları oldukça yüksektir. Ancak bu durumun sakıncalı tarafı da vardır. Yüksek giriş empedansı nedeniyle kullanılmayan uçlar üzerinde gerilim yüklenmesi olur. Entegrede kullanılmayan lojik kapıların bağlantı uçları besleme hattına bağlanmalıdır. Aksi takdirde istenmeyen çıkışlar meydana gelir. Çıkış kapasitesi değeri, TTL için 10'dur. Yani bir adet TTL çıkışından 10 adet başka bir TTL devresi girişi beslenebilir. Çıkış empedansı yüksek olan CMOS da bu adet 50'dir.

2.2 BOOLE CEBRİ

İngiliz matematikçi George Boole tarafından 1854 yılında geliştirilen Boole cebri, sayısal devrelerin tasarımında ve analizinde kullanılması 1938 yılında Claude Shanon tarafından gerçekleştirildi. Boole cebri sayısal devrelerin çıkış ifadelerinin giriş değişkenleri cinsinden ifade edilmesi ve elde edilen ifadenin en basit haline ulaşması için kullanılır. Boole cebri, bir K kümesinde iki ya da fazla elemanlardan ve iki operatörden ($\cdot$ ve $+$) oluşan kapalı cebir sistemidir. Alternatif olarak da, K kümesindeki her a ve b değerleri için, $a \cdot b$ ve $a + b$, K kümesine aittir ve ayrıca (+) OR (veya), ($\cdot$) AND (ve) olarak tanımlanır. Bir Boole değeri (x) sadece, 1 veya 0 yada açık veya kapalı şeklinde iki değer alabilir. Boole eşitliklerinde işlem yapabileceğimiz VE, VEYA ve DEĞİL olmak üzere üç ana işlem bulunmaktadır.

AND (VE) işlemi : $(x = a \cdot b): 0 \cdot 0 = 0, 0 \cdot 1 = 0, 1 \cdot 0 = 0, 1 \cdot 1 = 1;$

OR (VEYA) işlemi : $(x = a + b): 0 + 0 = 0, 0 + 1 = 1, 1 + 0 = 1, 1 + 1 = 1;$

DEĞİL (NOT) işlemi : $\bar{a}$ (ya da a'): $\bar{0} = 1, \bar{1} = 0;$

Bir mantık kapısının girişlerine uygulanan işarete bağlı olarak çıkışının ne olacağını gösteren tabloya Doğruluk Tablosu (Truth table) adı verilir. Bir doğruluk tablosunda eğer n sayıda giriş değişkeni varsa bu değişkenler olası 2^n sayıda değişik durum alabilirler. Örneğin bir sayısal devrenin iki ($n = 2$) giriş değişkeni varsa bu değişkenlerin alabileceği farklı durum sayısı $2^2 = 4$ olur.

Tablo 2.2: İki değişkenli mantık işlemlerinin doğruluk tablosu

a	b	a + b	a · b	$\bar{a}$	$\bar{b}$
0	0	0	0	1	1
0	1	1	0	1	0
1	0	1	0	0	1
1	1	1	1	0	0

Sayısal devreleri tasarlarken en önemli işlerden birisi doğruluk tablosunun oluşturulmasıdır. Doğruluk tablosu oluştururken belli bir amaç için tasarlanacak devrenin giriş değişken sayısı bulunduğundan sonra bu giriş değişkenlerinin alacağı olası durumlarda devre çıkışının ne olması gerektiği dikkate alınmalıdır. Buna göre yukarıdaki işlemlere ait doğruluk tablosu aşağıda gibi olur.

2.3 BOOLE TEOREMLERİ

İkili sayısal sistemlerde işlemler yapabilmek için Boole teoremlerinden yararlanılır. Matematikteki işlemler için kullanılan teoremler ve kurallar, Boole aritmetiğindedir uygulanabilir. Örneğin, Aritmetikte olduğu gibi Boole aritmetiğinin de değişme, birleşme ve dağılma özellikleri vardır.

Değişme özelliği : VEYA işleminde: $A + B = B + A$, VE işleminde ise: $AB = BA$ biçimindedir. ($AB = A.B$ demektir). Burada girişlerin sırası önemli değildir.

Birleşme özelliği: VEYA işleminde: $A + (B + C) = (A + B) + C = (A + C) + B$,

VE işleminde ise : $A(BC) = (AB)C = (AC)B$

Bu özellik, ikiden fazla değişkenin toplanmasının (VEYA'lanmasının) veya çarpılmasında (VE'lenmesinde) işlem sırasının önemli olmadığını gösterir.

Dağılma özelliği : $A(B+C)=AB+AC$

Bu kural, birçok değişkeni VEYA'ladıktan sonra tek bir değişkenle VE'lemek ile bir değişkeni tüm diğer değişkenlerle ayrı ayrı VE'ledikten sonra VEYA'lamak eşdeğer işlem olduğunu gösterir.

Boole teoremleri boole eşitliklerini sadeleştirmek için kullanılır. Bütün Boole teoremleri bir Tablo 2.3'de verilmiştir.

Tablo 2.3:Boole teoremleri

İSMİ	VE Formu	VEYA Formu
Etkisizlik	$1a = a$	$0 + a = a$
Boş (null)	$0a = 0$	$1 + a = 1$
Denkgüçlü	$aa = a$	$a + a = a$
Ters alma	$a\bar{a} = 0$	$a + \bar{a} = 1$
Değişme	$ab = ba$	$a + b = b + a$
Birleşme	$(ab)c = a(bc)$	$(a + b) + c = a + (b + c)$
Dağılma	$a + bc = (a + b)(a + c)$	$a(b + c) = ab + ac$
Yutma	$a(a + b) = a$	$a + ab = a$
De Morgan's	$\overline{a \cdot b} = \bar{a} + \bar{b}$	$\overline{a + b} = \bar{a} \cdot \bar{b}$

De Morgan teoreminde ilk eşitlik; çarpımın değil değışkenlerin değillerinin toplamına eşit olduğunu, ikinci eşitlik ise; toplamın değil değışkenlerin değillerinin çarpımına eşit olduğunu göstermektedir. De Morgan teoremi ikiden fazla değışkenler için de geçerlidir.

Örnek 2.1

Yutma teoremini ($a = a + ab$) diğer teoremleri kullanarak ispatlayınız.

$$\begin{aligned}
 a &= a + ab \\
 &= a.1 + ab && \text{(etkisizlik)} \\
 &= a.(1 + b) && \text{(değişme)} \\
 &= a.1 && \text{(etkisizlik)} \\
 &= a
 \end{aligned}$$

Örnek 2.2

$F = a + ab + \overline{(a + b)}$ fonksiyonu Boole teoremlerini kullanarak sadeleştiriniz.

$$\begin{aligned}
 F &= a + ab + b + \overline{(a + b)} \\
 &= a(1 + b) + b + \overline{(a + b)} && \text{(boş)} \\
 &= a.1 + b + \overline{(a + b)} && \text{(etkisizlik)} \\
 &= (a + b) + \overline{(a + b)} && \text{(ters alma, burada } x = a + b) \\
 &= x + \bar{x} && \text{(ters alma)} \\
 &= 1
 \end{aligned}$$

Örnek 2.3

Aşağıda verilen fonksiyonları Boole teoremlerini kullanarak sadeleştiriniz.


$$\begin{aligned}
 \text{a)} \quad &\bar{x}\bar{y}\bar{z} + \bar{y}z + xyz = \bar{x}\bar{y}\bar{z} + (\bar{x} + x)\bar{y}z + xyz \\
 &= \bar{x}\bar{y}\bar{z} + x\bar{y}z + \bar{x}\bar{y}z + xyz \\
 &= \bar{x}\bar{y}(z + \bar{z}) + xz(y + \bar{y}) \\
 &= \bar{x}\bar{y} + xz \\
 \text{b)} \quad &(x + y)(x + \bar{y}) = xx + x\bar{y} + xy + y\bar{y} \\
 &= x + x\bar{y} + xy + 0 \\
 &= x + x(y + \bar{y}) \\
 &= x + x.1 = x + x = x \\
 \text{c)} \quad &\overline{x(\bar{y}\bar{z} + yz)} = \bar{x} + \overline{x(\bar{y}\bar{z} + yz)} && \text{(De Morgan kuralı)} \\
 &= \bar{x} + (y + z)(\bar{y} + \bar{x})
 \end{aligned}$$

2.4 MANTIK KAPILARI (Logic Gates)

Mantık kapıları, sayısal devrelerin yapıtaşlarıdır. Kapı devreleri ikilik tabanda işlem yaparlar. Girişlerindeki “yüksek” seviye (HIGH) “1” olarak, “alçak” seviye (LOW) ise “0” olarak tanımlanır.

2.4.1 VE Kapısı (AND Gate)

Şekil 2.4’de elektriksel eş değer devresinde görüldüğü gibi lambanın yanabilmesi için A ve B anahtarlarının kapalı durumda olması gerekir. Burada anahtarın kapalı konumu “1” seviyesi; açık konumu ise “0” seviyesi olarak tanımlanır. VE kapısının girişlerinden herhangi biri “0” seviyesinde olduğunda da çıkış “0” seviyesinde kalacaktır. Her iki giriş “1” olduğunda ($A = 1$ ve $B = 1$) çıkış (Q) seviyesi “1” seviyesine ulaşacaktır.




VE

A	B	$Q = AB$
0	0	0
0	1	0
1	0	0
1	1	1

Şekil 2.4:İki-girişli VE kapısı, sembolü ve doğruluk tablosu

2.4.2 VEYA Kapısı (OR Gate)

Girişlerinden herhangi biri “1” seviyesinde olduğunda çıkışını “1” seviyesine getiren kapıdır. Şekil 2.5’deki elektriksel eş değer devresinde de görüldüğü gibi 2 girişli bir VEYA kapısının girişleri birbirine paralel bağlanmış 2 anahtar olarak düşünülebilir. Tümeleşik devrelerde ise bu anahtarlar yerine, anahtarlama görevi görecek yarı iletken teknolojisi kullanılır.



VEYA


A	B	$Q = A + B$
0	0	0
0	1	1
1	0	1
1	1	1

Şekil 2.5:İki-girişli VEYA kapısı, sembolü ve doğruluk tablosu

Örnek 2.4


Aşağıda verilen A, B ve C sayısal işaretleri 3-girişli VE ile VEYA kapılarına giriş olarak uygulanırsa çıkış dalga biçimleri (X ve Y) nasıl olur?

Kapı çıkışları, ilgili kapının doğruluk tablosundan yararlanılarak çizilir. VE kapısında tüm girişlerin Yüksek (1) olduğu durumda çıkış da Yüksek (1) olur. VEYA kapısında ise; A, B ve C girişlerinden herhangi birinin Yüksek (1) olması, Y çıkışını lojik 1 yapmaya yeterlidir.



2.4.3 DEĞİL Kapısı (NOT Gate)


DEĞİL (NOT) kapısı evirici (Invertor) ya da Tümleyen olarak da adlandırılır. DEĞİL kapısı girişindeki “1” veya “0” seviyesinin “değilini” çıkışta oluşturur. Girişte “1” seviyesi var ise kapı çıkışında “0” ; girişte “0” seviyesi var ise, çıkışta “1” seviyesi oluşur.



Şekil 2.6:İki-girişli DEĞİL kapısı,eşdeğer devresi ve doğruluk tablosu


2.4.4 VEDEĞİL Kapısı (NAND Gate)

VEDEĞİL kapısında, sadece A ve B girişlerinin, her ikisi de “1” (anahtarlar kapalı) olduğunda çıkış “0” seviyesinde olur. Diğer durumlarda çıkış “1” seviyesindedir.



2.4.5 VEYADEĞİL Kapısı (NOR Gate)


Bu kapının her iki girişi de “0” olduğu durumda çıkış “1” olur. Diğer bütün durumlarda çıkış “0” olur. VEYADEĞİL kapısı VEYA kapısının tersleyici bağlanmış şekli olarak düşünülebilir.



Şekil 2.8:İki-girişli VEYADEĞİL kapısı,eşdeğer devresi ve doğruluk tablosu

2.4.6 ÖZELVEYA Kapısı (Exclusive Or - XOR Gate)

ÖZELVEYA Kapısı, XOR olarak da adlandırılır. Bu kapı aslında diğer kapıların bileşiminden oluşur. Bir çok uygulamada kullanılması bu kapının bağımsız bir sembolü olmasına neden olmuştur. Bu kapının çalışma özelliği şu şekildedir. Giriş seviyeleri eşit olduğunda çıkış seviyesi “0”, giriş seviyeleri farklı olduğunda ise çıkış seviyesi “1” olur.




Şekil 2.9: İki-girişli XOR kapısı, eşdeğer devresi ve doğruluk tablosu

XOR kapısı sadece iki girişli olarak üretilir. Birden fazla girişli XOR kapısı elde etmek için diğer kapıları kullanmak gerekir.

2.4.7 ÖZEL VEYA DEĞİL Kapısı (Exclusive Nor - XNOR Gate)

ÖZELVEYADEĞİL kapısında, girişleri eşit olduğunda çıkışı “1”, girişlerinin farklı olduğunda ise çıkışı “0” olur. Aşağıda doğruluk tablosundan da görüldüğü gibi XNOR kapısı XOR kapısının değildir.




Şekil 2.10: İki-girişli XNOR kapısı, eşdeğer devresi ve doğruluk tablosu

Örnek 2.5

Aşağıda verilen A ve B sayısal işaretleri yandaki devreye uygulanırsa E ve F çıkış dalga biçimleri nasıl olur?

XOR ve XNOR kapılarına ait doğruluk tablolarından yararlanılarak çizilir.



2.5 BOOLE FONKSİYONLARININ MANTIK TASARIMI

Bir probleme ait Boole fonksiyonlarının mantık devre tasarımı yapılırken, önce problemin önermeleri çıkarılır. Sonra önermeye ait doğruluk tablosu ikili mantığa göre elde edi-

lir. Daha sonra gerekirse sadeleştirme yapılır. Son olarak bulunan sadeleşmiş Boole fonksiyonun devresi mantık kapıları kullanılarak tasarlanır. Aşağıda verilen önermeleri içeren devreyi tasarlamaya çalışalım.


Önermeler:

- Önerme a = “Bisküvi paketi boş”
- Önerme b = “Ben açım”
- Önerme x = “Ben bisküvi yiyeceğim”

Öncelikle önermeye ait doğruluk tablosu Tablo 2.4’de gösterilmektedir.

Daha sonra, devrenin doğruluk tablosuna bağlı olarak tasarımı gerçekleştirilir. Burada, “a” önermesi negatif mana taşıdığından önermenin tümleyeni alınır. Verilen önermelere ait mantık devre, aşağıda olduğu gibi bir DEĞİL ve bir de VE kapısından oluşmaktadır. Devreye ait ifade devre çıkışından gözlenen çıkıştır.

a	b	$\bar{a}$	x
0	0	1	0
0	1	1	1
1	0	0	0
1	1	0	0



Çıkış ifadesi: $x = \bar{a}b$

Örnek 2.6

Bir futbol müsabakasında iki takım (A ve B) arasında iyi oynayan takım kazanır önermesi geçerli ise, maçı kim kazanır (K) mantığına ait doğruluk tablosu ve devre tasarımı nasıl olur?

Giriş değerlerinde iyi oynayan lojik “1”, kötü oynayan lojik “0”, maçı kazanma lojik “1”, kazanamama yani beraberlikte ise lojik “0” olarak tanımlandığında doğruluk tablosu ve ona ait devre şu şekilde olur:

A	B	K
0	0	0
0	1	1
1	0	1
1	1	0



2.6 MİNTERM VE MAXTERMLER

Bir doğruluk tablosu tasarımcı tarafından sayısal devrenin çalışmasına yönelik oluşturulmuş ve giriş değişkenlerinin durumuna bağlı olarak çıkışın ne olması gerektiği anlatan tablodur. Tasarım aşamasında en önemli işlemlerden biri olan doğruluk tablosunu oluşturduktan sonra ifadenin mantık kapıları ve bu kapıların birbirleriyle olan bağlantılarının elde edilebilmesi için bu tablodan Boole ifadesinin elde edilmesi gerekmektedir. Bu ifadelere eğer bir sadeleştirme işlemi uygulanmazsa az sayıda değişken içermesi ender olarak karşılaşılan bir durumdur. Boole ifadeler çarpımların toplamı ve toplamaların çarpımı şeklinde gösterilebilir.

İkili değişkenler ya normal (x) şeklini alarak ya da değil “complement” ($\bar{x}$) şeklini alarak karşımıza çıkabilirler. Şimdi de iki x ve y ikili değişkenini VE (AND) işleminde birleşmiş farz edelim. VE terimi dört olası bileşime sahiptir: $\bar{x}\bar{y}$, $x\bar{y}$, xy , ve $\bar{x}y$. Bu farklı bileşimlerden birini temsil eden her VE terimine ait çarpımlara minimum terim, **minterm** (m_i) denmektedir. İki değişkenin çarpımı xy , üç değişkenin çarpımı xyz ve dört değişkenin çarpımı $wxyz$ şeklinde açıklanabilir. Toplama işlemi ise VEYA (OR) işlemi ile gerçekleştirilir. Çarpımların toplamı şeklindeki eşitlikler ise önce VE işlemi kullanılarak çarpma yapılır ve

sonra birden fazla çarpım VEYA işlemi kullanılarak toplanır. Bu durumda, n değişkenilen minterm oluşturulabilir. Benzer şekilde, n değişken ile 2^n durum VEYA işlemi ile oluşturulabilir. Bu durumda aşağıdaki tabloda da görüleceği gibi değişkenin “0” olduğu durumlar için değişkenin kendisi (x), “1” olduğu durumlar için tümleyeni ($\bar{x}$) VEYA işlemi ile birleştirilir. Bu şekildeki ifadeler maksimum terim anlamına gelen **maxterm** adı verilir. Bu gösteriş biçimleri, mantık ifadelerinin en sade biçimleri veya indirgenmiş halleri değildirler. İndirgeme için sadeleştirme kurallarını kullanmak gerekir.

Toplamların çarpımı ile çarpımların toplamını ifade eden matematiksel semboller sırasıyla $\prod$ ve $\sum$ şeklindedir. Üç değişken için, minterm ve maxterm ifadeleri Tablo 2.5’de gösterildiği gibidir.

Tablo 2.5: Üç değişken için minterm ve maxterm ifadeleri

xyz	Minterm		Maxterm	
	Terim	Gösterimi	Terim	Gösterimi
000	$\bar{x}\bar{y}\bar{z}$	m_0	$x + y + z$	M_0
001	$\bar{x}\bar{y}z$	m_1	$x + y + \bar{z}$	M_1
010	$\bar{x}y\bar{z}$	m_2	$x + \bar{y} + z$	M_2
011	$\bar{x}yz$	m_3	$x + \bar{y} + \bar{z}$	M_3
100	$x\bar{y}\bar{z}$	m_4	$\bar{x} + y + z$	M_4
101	$x\bar{y}z$	m_5	$\bar{x} + y + \bar{z}$	M_5
110	$xy\bar{z}$	m_6	$\bar{x} + \bar{y} + z$	M_6
111	xyz	m_7	$\bar{x} + \bar{y} + \bar{z}$	M_7

İki temel Boole açılımda kullanılan minterm ve maxterm ifade ediliş bakımından birbirlerinin tümleyeni olduğu görülebilir. Bunun nedeni fonksiyonu ‘1’ yapan terimlere ait minimum terimler bulunurken, fonksiyonu ‘0’ yapan minimum terimlerin tümleyeninin fonksiyonu ‘1’ yapmasıdır.

Örnek 2.7

$F = A + \bar{B}C$ Boole fonksiyonunu mintermlerin toplamı şeklinde ifade ediniz.

Burada verilen fonksiyon üç değişkenden ibarettir. İlk A teriminde iki değişken (B ve C değişkenleri) eksiktir. Bu durumda olmayan bu eksik değişkenleri sıra ile ilave edecek olursak: $A = A(B + \bar{B}) = AB + A\bar{B}$ ($B + \bar{B} = 1$ olduğunu unutmayınız.)

Daha sonra eksik olan C değişkeni de ilave edilirse;

$$A = AB(C + \bar{C}) + A\bar{B}(C + \bar{C}) = ABC + A\bar{B}\bar{C} + A\bar{B}C + A\bar{B}\bar{C}$$

Fonksiyonun ikinci $\bar{B}C$ teriminde ise bir değişken (A değişkeni) eksiktir. Benzer biçimde bu eksik değişken eklenirse;

$$\bar{B}C = \bar{B}C(A + \bar{A}) = A\bar{B}C + \bar{A}\bar{B}C$$

Tüm terimleri fonksiyonda yerine koyarsak;

$$F = A + \bar{B}C = ABC + A\bar{B}\bar{C} + A\bar{B}C + \bar{A}\bar{B}C + A\bar{B}\bar{C} + \bar{A}\bar{B}C \text{ olur.}$$

Fonksiyonumuzda $A\bar{B}\bar{C}$ bileşeninin iki defa tekrarlandığını göz önüne alarak denk güçlü (idempotent) teoremine göre ($x + x = x$) bu terimlerden birisini kaldırabiliriz. Bu durumda;

$$\begin{aligned} F &= A + \bar{B}C = A\bar{B}\bar{C} + A\bar{B}C + \bar{A}\bar{B}C + A\bar{B}\bar{C} + A\bar{B}C \\ &= m_1 + m_4 + m_5 + m_6 + m_7 = \sum(1, 4, 5, 6, 7) \end{aligned}$$

elde edilir. Bu F fonksiyonunun doğruluk tablosu yandaki gibidir.

A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

Örnek 2.8

$F = xy + \bar{x}z$ Boole fonksiyonunu toplamaların çarpımı şeklinde yazınız.

İlk önce fonksiyon dağılma (distributive) kuralını kullanarak VEYA (OR) işlemine dönüştürülür.

$$F = xy + \bar{x}z = (xy + \bar{x})(xy + z) = (x + \bar{x})(y + \bar{x})(x + z)(y + z) = (\bar{x} + y)(x + z)(y + z)$$

Buradaki üç değişkenli fonksiyonun her VEYA teriminde bir değişken eksiktir. Bu durumda eksik olan değişkenleri ilave edersek;

$$\bar{x} + y = \bar{x} + y + z\bar{z} = (\bar{x} + y + z)(\bar{x} + y + \bar{z})$$

$$x + z = x + z + y\bar{y} = (x + y + z)(x + \bar{y} + z)$$

$$y + z = y + z + x\bar{x} = (x + y + z)(\bar{x} + y + z)$$

Bütün bu son terimleri ana fonksiyonda yerine koyar ve iki defa tekrarlananları denk güçlü (idempotent) teoremine göre sadeleştirirsek sonuç aşağıdaki gibi olur:

$$\begin{aligned} F &= (x + y + z)(x + \bar{y} + z)(\bar{x} + y + z)(\bar{x} + y + \bar{z}) \\ &= M_0 M_2 M_4 M_5 \\ &= \prod(0, 2, 4, 5) \end{aligned}$$



Maxterm formu minterm formunun tümleyenidir. O halde, maxterm formunu minterm formuna dönüştürsek;

$F(x, y, z) = \sum(1, 3, 6, 7)$ biçiminde mümkün durumlardan, maxtermlerin çarpımında kullanılmayan durumlar mintermlerin toplamında kullanılmaktadır.


2.7 VEDEĞİL ve VEYADEĞİL KAPILARININ YAYGINLIĞI

Yukarıdaki örneklerden de anlaşılacağı gibi Boole fonksiyonları ya toplamaların çarpımı ya da çarpımların toplamı biçiminde indirgenmektedir. Dolayısıyla bu fonksiyonlar, toplam (VEYA), çarpım (VE) ve tümleyenleri ile ifade edilirler. Ancak, bu kapıların elektronik içyapısı VEYADEĞİL, VEDEĞİL kapılarına kıyasla daha karmaşık ve pahalıdır. Bu sebepten, tasarımcı bütün kapıları sadece VEDEĞİL ve VEYADEĞİL kapıları kullanarak tasarlamak zorunda kalabilir. Bu durumlar aşağıda gösterilmiştir.

Tüm Kapıların VEDEĞİL ile Tasarımı




Tüm Kapıların VEYADEĞİL ile Tasarımı




Örnek 2.9

Aşağıda verilen devreyi sadece VEDEĞİL kapıları kullanılarak gerçekleyiniz.



İki defa kullanılan tülemeyi yok ettikten sonra devre aşağıdaki gibi daha sade hale gelir. Sadece üç adet VEDEĞİL kapısı ile aynı devre tasarlanmış olur.



2.8 DUAL (ÇİFT) DURUMU

Bir $f(x)$ Boole fonksiyonu, $f(x) = fd = (f(x'))'$ eşitliğine sahip ise kendine özgü dualdir (self dual) denilir. Dual durumunda; fonksiyondaki VE'ler ile VEYA'ların yer değiştirilir veya fonksiyondaki sıfırları bir, birleri sıfır yapılır.

Örnek 2.10

Aşağıdaki herbir eşitliğin dualini (çiftini) bulunuz.

a) $(\overline{a}b + 1)(cd + \overline{e}) + f(\overline{g} + 0) + h$

b) $\overline{a}b(c + \overline{d})(\overline{c} + d) + ab(\overline{c}d + c\overline{d})$


Dual VE ile VEYA'ların yer değiştirilmesi veya sıfırları bir, birleri sıfır yapmak demektir. Buna göre;

a) $(\overline{a}b + 1)(cd + \overline{e}) + f(\overline{g} + 0) + h = [(\overline{a} + b)0 + (c + d)\overline{e}][f + (\overline{g}.1)].h$

b) $\overline{a}b(c + \overline{d})(\overline{c} + d) + ab(\overline{c}d + c\overline{d}) = [(\overline{a} + \overline{b}) + c\overline{d}] + [(a + b) + (\overline{c} + d)(c + \overline{d})]$

2.9 ZAMANLAMA DİYAGRAMI

Sayısal devrelerin çalışabilmesi için, sayısal işaretlerin birbirine göre değişimini senkronize eden, saat darbesi (clock pulse) kullanılır. Zamanlama diyagramı, bütün dalga biçimlerinin zamana göre ilişkilerini ve birbirlerine göre nasıl değiştiklerini




gösteren bir grafikdir ve çok sayıda sayısal işareti içerebilir. ANSI/IEEE standardına göre mantık devrelerinin her kapının çıkış özelliğine göre zamanlama diyagramı değişir. Burada kapının pozitif lojik mi yoksa negatif lojik mi olduğuna dikkat etmek gerekir. Pozitif lojikte dalga biçiminin yükselen kenarı veya yüksek seviyesi dikkate alınmalıdır. Negatif lojik devrelerinde ise tamamıyla tersi göz önüne alınmalıdır. Yanda A ve B dalga biçimleri bir 2-girişli XNOR kapısına (pozitif lojik) uygulandığında çıkışa ait zamanlama diyagramı görülmektedir.

Şekil 2.11 XNOR kapısı için zamanlama diyagramı

2.10 PRATİK MANTIK KAPILARIN KULLANIMI


Mantık kapılarının en yararlı kullanımı tümleşik devreler ile olur. Endüstriyel ortamlarda en çok kullanılan tümleşik devreler TTL ve CMOS devreleridir. Aşağıda Şekil 2.12’de TTL ve CMOS ailelerinin aynı özelliği sahip (2 girişli VEDEĞİL) mantık kapılarına ait tümleşik devreler bacak bağlantıları ile birlikte görülmektedir. Burada; VDD ve VCC çalışma gerilimlerini, Vss ve GND ise Toprak ucunu gösterir. Tümleşik devrelerin kullanılmayan uçları kesinlikle boşta bırakılmamalıdır. Uygulamada kullanılmayan uçlar kaynağın (+) veya (-) ucuna bağlanır. TTL-7400 için: 1,4,9,12 ve 2,5,10,13 nolu pinler tümleşik devrenin veri girişleri, 3,6,8,11 nolu pinler ise veri çıkışlarıdır. CMOS-4011 için ise: 1,6,9,12 ve 2,5,8,13 nolu pinler tümleşik devrenin veri girişleri, 3,4,10,11 nolu pinler ise çıkışlarıdır.



Şekil 2.12 TTL-7400 ve CMOS-4011 tümleşik devrelerinin pin diyagramları

Örnek 2.11

Aşağıdaki VE kapıları içeren tümleşik elemanla gerçekleştirilen 7408 devresine göre, hangi durumlarda LED yanar?



Tüm TTL devreler, 5 V'luk güç kaynağı ile pozitif Vcc (14 nolu pin) ve negatif (veya toprak ucu) GND (7 nolu pin) kullanılarak beslenir. Giriş anahtarları (A ve B), 7408'in 1 ve 2 nolu giriş pinlerine bağlıdır. Anahtarlar yukarı pozisyona (lojik 1 durumu) getirilince +5 V VE kapısına uygulanır ve 3 nolu çıkış ucu yüksek (lojik 1) konumuna geçerek çıkışa bağlı olan LED'i yakar. Anahtarların pozisyonu her ikisi de toprak (GND) konumuna gelince (veya herhangi birisi toprak konumuna gelmesi de yeterlidir) girişler lojik "0" olur. Bu durumda çıkış da lojik "0" olur ve LED ışık yaymaz. Bu durumu gösteren doğruluk tablosu aşağıda verilmiştir.

Girişler		Çıkış	
A gerilimi	B Gerilimi	Gerilim seviyesi	LED'in yanması
GND	GND	GND	Hayır
GND	+5V	GND	Hayır
+5 V	GND	GND	Hayır
+5 V	+5 V	+5 V	Evet



1. Aşağıdaki fonksiyonları Boole teoremlerini kullanarak sadeleştiriniz.

- a) $\overline{(x + y)}(\bar{x} + \bar{y})$
- b) $(x + y)(\bar{x} + z)(y + z)$
- c) $x + xy + yz + \overline{((\overline{xy}) + x)}$
- d) $(x + \bar{y}z)(\bar{x} + \bar{y}z)$




2. Aşağıdaki fonksiyonları çarpımların toplamı şekline dönüştürünüz.

- a) $A(\bar{B} + C) + A\bar{C}$
- b) $(A + \bar{B} + C)(\bar{B} + C + D)(\bar{A} + C)$
- c) $(A + B)(A + \bar{C})(A + D)(\bar{C}D + E)$

3. Aşağıdaki fonksiyonları toplamaların çarpımı şekline dönüştürünüz.

- a) $\bar{C}D + \bar{C}\bar{E} + \bar{G}H$
- b) $A\bar{B} + \bar{C}D$
- c) $ABE + \bar{D}E + A\bar{C}E$

4. Aşağıda verilen mantık devrelerinin çıkış fonksiyonlarını bulunuz.




5. Üç bit tek eşlik (parity) üretici devresinin doğruluk tablosunu çıkararak en az sayıda mantık kapıları kullanarak tasarlayınız.

6. $F = abc + bc\bar{d} + cd + \bar{a}b$ fonksiyonunu;

- a) Denklemdaki mantık kapılarını kullanarak,
- b) Sadece VEDEĞİL kapıları kullanarak,
- c) Sadece VEYADEĞİL kapıları kullanarak gerçekleyiniz.

7. Aşağıda devrede verilen A ve B giriş dalga biçimlerine göre G_1 ve F çıkış zamanlama diyagramını çiziniz.



8. Verilen $F = \bar{a}\bar{b}\bar{c} + \bar{a}bc + a\bar{b}c + abc$ ifadesini sadece iki girişli kapı kullanarak gerçekleyiniz.

9. Dört girişli ÖZELVEYADEĞİL (XNOR) kapısının doğruluk tablosunu çıkarınız.


10. $F = x \oplus y$ fonksiyonunu sadece VEDEĞİL kapıları kullanarak gerçekleyiniz.

11. Dört bit tek eşlik denetleyicisi devresinin doğruluk tablosunu çıkararak en az sayıda mantık kapıları kullanarak tasarlayınız.


12. Verilen $F = (a + b\bar{c} + \bar{d} + ef)(a + b\bar{c} + (\bar{d} + ef))$ ifadesini Boole teoremlerini kullanarak sadeleştiriniz.

13. Aşağıda görülen devre bir fotokopi makinesinin kontrol devresidir. Makinenin içerisindeki kağıdın yolu üzerinde 4 tane anahtar bulunmaktadır. Anahtarlar normalde açıktır ve kağıt geçerken anahtarlar kapanmaktadır.

Herhangi iki anahtarın kapatılması durumunda çıkışın lojik 1 olmasını sağlayan mantık devresini tasarlayınız (Sadece S_1 ve S_4 anahtarları aynı anda kapatılamaz).




14. Aşağıdaki şekilde verilen tümleşik devre için Boole fonksiyonunu bulunuz.



15. Aşağıdaki şekilde verilen tümleşik devre için Boole fonksiyonunu bulunuz.

NOT: 7400 kapısının 11 nolu çıkışının 7410'a giriş olduğuna dikkat ediniz.




BOOLE FONKSİYONLARININ SADELEŞTİRİLMESİ

Boole fonksiyonların sadeleştirilmesi, genel olarak mantık ifadelerin farklı giriş değerlerine göre çıkış değerinin değişikliğe uğratılmadan daha az sayıda terimle ifade edilmesi-dir. Böylelikle daha az maliyetli mantık devre tasarımı yapılabilir ve daha basit ifadelerle uğraşma imkânı doğar. Zira tasarımda fonksiyonun karmaşıklığı maliyeti artırır. Bu durumda tasarımcı, devre tasarımında elde ettiği mantık fonksiyonunu aynı tür kapı eleman-larını kullanarak gerçekleştirme ve bunu yaparken de mantık ifadenin basit (sadeleşmiş) halini kullanma yoluna gidebilir. Sadeleştirmeye hem kullanılan mantık kapı sayısı, hem de değişken sayısı azaltılmaya çalışılır. Mantık fonksiyonlar Boole teoremleri kullanıla-rak sadeleştirildiği gibi daha değişik yöntemlerle de sadeleştirilme yapılabilir. Çok fazla değişkene sahip bir fonksiyonu Boole teoremleri ile sadeleştirmeye çalışmak çok zaman alır. Dört veya beş değişkenliye kadar fonksiyonların sadeleştirmesini hızlandıran bir yön-tem olan Karnough Diyagramı yöntemi, en çok bilenen ve kullanılan sadeleştirme (indir-geme) yöntemlerinden biridir.

3.1 KARNOUGH DİYAGRAMI (KARNOUGH MAP)

Karnough Diyagramını, Boole fonksiyonunun doğruluk tablosunu en küçültme amacına yardımcı olacak biçimde şekilsel düzenlemesi olarak tanımlayabiliriz. İlk olarak Veitch (1952) tarafından bulunan bu yöntem, daha sonra Karnough tarafından (1953) daha da geliştirilmiştir. Bu görsel diyagram (harita) şeması hücre olarak nitelendirilen karelerden oluşmuştur. Burada her bir kare, verilen fonksiyonun bir çarpımlarının toplamını (minterm'i) göstermektedir. Her Boole fonksiyonu minterm'lerin toplamı biçiminde ifade edildiği için, fonksiyonun ihtiva ettiği mintermleri içine alan karelerden hareketle sadeleşmiş fonksiyon elde edilir. Karnough diyagramını, 2, 3, 4 ve 5 değişkenli olarak tasar-lamak mümkündür. Ama genelde 3 ve 4 değişkenli fonksiyonlarda kullanılması tercih edilir. (5'ten fazla değişkende pek kullanılmaz). 2-değişkenli Karnough Diyagramı aşağı-daki gibidir. 2 değişkende $2^2 = 4$ birleşim olduğundan diyagram, 4 adet hücreden (komşu kareden) oluşur. Diyagramdaki her 1 sayısı F mintermine karşılık gelmektedir. Diyagram-daki her 0 sayısı da maxtermlere karşılık gelmektedir. Burada amaç, en sade cebirsel ifa-denin minimum sayıda değişkeni olan minterleri ya da maxtermleri ifadeyi elde etmektir. Bu tip ifade birden fazla olabilir.

Aşağıda doğruluk tablosundan Çıkışın 1 olduğu çarpımların toplamının Karnough diyagramına yerleştirilmesi ve sadeleştirme işlemi gösterilmektedir. Kare 00 ($\bar{A}\bar{B}$)deki 1, F fonksiyonun mintermini göstermektedir. Benzeri, kare (01) deki 1'de ($\bar{A}B$) mintermini göstermektedir. Yukarıda Karnough diyagramında görüldüğü gibi, sadece bir değeri farklı olsa bile komşu karelerdeki mintermler birleştirilebilir. Bu işlem diyagramdaki 1'lere tekbül eden çevrim (döngü) ile gösterilir.



A \ B	0	1
0	m_0	m_2
1	m_1	m_3

3.1.1 Üç-Değişkenli Diyagram

Üç-değişkenli diyagram aşağıda gösterilmiştir. Üç değişken için sekiz (2^3) minterm olduğundan diyagram sekiz kareden oluşur.

Burada karelerin köşelerindeki sayılar (00, 01, 11 ve 10) iki değişkenli Gray koduna göre kodlanmıştır. Boole fonksiyonlarını sadeleştirmede, bu diyagramın kullanışlılığını anlayabilmek için, bizim komşu karelerdeki temel özellikleri tanımamız şarttır. Diyagramdaki herhangi bir komşu kare, sadece bir değer fark etmektedir; değer farkı da değişkenin bir karede tümleyeni (değili) ve diğerinde de kendisi olmasıdır. Örnek olarak, iki tane m_2 ve m_3 ile m_1 ve m_5 komşu kareleri (çevrimleri) ele alalım:

$$m_2 + m_3 = \bar{A}\bar{B}\bar{C} + \bar{A}B\bar{C} = \bar{A}\bar{B}(\bar{C} + C) = \bar{A}\bar{B} \quad (\text{Durum 1})$$

$$m_1 + m_5 = \bar{A}\bar{B}C + \bar{A}BC = \bar{A}\bar{B}(C + \bar{C}) = \bar{A}\bar{B} \quad (\text{Durum 2})$$

Komşu karelerin çevrim durumlarını (durum 3) oluştururken üstten diyagramın katlanması ile bir çevrim oluşturur.

$$\text{Durum 3 için; } m_0 + m_4 + m_2 + m_6 = \bar{C}$$

$$\text{Durum 4 için; } m_4 + m_5 + m_7 + m_6 = A$$

Durum 4'ün ispatını Boole teoremlerinden faydalananarak yapalım.

$$\begin{aligned}
 \bar{A}\bar{B}\bar{C} + \bar{A}\bar{B}C + \bar{A}B\bar{C} + \bar{A}BC &= \bar{A}\bar{B}(\bar{C} + C) + \bar{A}B(\bar{C} + C) \\
 &= \bar{A}\bar{B} + \bar{A}B \\
 &= \bar{A}(\bar{B} + B) \\
 &= \bar{A}
 \end{aligned}$$

Örnek 3.1

Verilen Karnough diyagramına göre mantık fonksiyon ne olur?

Karnough diyagramından şu kurallara dikkat edilmelidir:

Bir komşu kare (2^0), 3 uygun terimini vererek, bir minterm göstermektedir.

İki komşu kare (2^1), iki uygun terimlerini göstermektedir.

Dört komşu kare (2^2), bir uygun terimini göstermektedir.

Sekiz komşu kare (2^3), bütün diyagramı göstererek, değeri her zaman 1 olan fonksiyon üretmektedir.

A \ BC	0	1
00	m_0	m_4
01	m_1	m_5
11	m_3	m_7
10	m_2	m_6

(genelde ondalık simge kullanıyoruz)

Kısa yol: Eğer herhangi bir sütun ya da satır 0-1 ise sonuç 0,
 Eğer herhangi bir sütun ya da satır 1-1 ise sonuç X ,
 Eğer herhangi bir sütun ya da satır 0-0 ise sonuç $\bar{X}$ olur.
 Buna göre; $F = A\bar{C}$ olur.

BC \ A	0	1
00		1
01		
11		
10		1

Örnek 3.2

Aşağıda verilen Boole fonksiyonlarını Karnough diyagramını kullanarak sadeleştiriniz.

a) $F = \sum_m(1, 3, 5)$

b) $F = \sum_m(2, 3, 4, 6, 7)$

Burada değişkenlerin sırası ya da Karnough diyagramının yatay veya dikey çizilmesi çok önemli değildir.

BC \ A	0	1
00		
01	1	1
11	1	
10		

$$F(A, B, C) = \bar{A}C + \bar{B}C$$

BC \ A	00	01	11	10
0			1	1
1	1		1	1

$$F(A, B, C) = B + A\bar{C}$$

Komşu karelerdeki değişken kümesi çevrimine “Asal Çarpın” (Prime Implicant) denir. Eğer minterm sadece bir tane başlıca çevrim ile çevrilmişse başka çevrime imkân tanıımıyorsa buna “Temel Asal Çarpın” (Essential Prime Implicant) denir.

Çarpımların Toplamı

Tek değişkenlerin çarpımından oluşan çarpımlara, çarpımların toplamı denmektedir. Çarpımların toplamı formu Dağılma kuralı (Distributive law) yoluyla yapılmaktadır. Bu kuralı uygulayarak, ihtiyaç duyulduğu zaman, sadeleşmiş çarpım toplamalarında harcayacağımız potansiyeli azaltabiliriz. Çarpımların toplamına göre sadeleştirmede Karnough diyagramında 1’ler dikkate alınır.

Örneğin:

$$AB + AC + \bar{C}\bar{D} + E$$

çarpımların toplamıdır,

$$A(B + C) + \bar{C}\bar{D} + \bar{E}$$

çarpımların toplamı değildir.

Toplamların Çarpımı

Tek değişkenlerin toplamalarının çarpımlarından oluşan toplamalara, toplamaların çarpımı denmektedir. Karnough diyagramında çarpımların toplamına göre sadeleştirme yapılırken 0’lar dikkate alınır.

Örneğin:

$$(A + \bar{B})(C + D)$$

toplamların çarpımıdır,

$$(AB + C)(B + C)$$

toplamların çarpımı değildir.

Örnek 3.3

Aşağıdaki doğruluk tablosuna göre toplamların çarpımını bulunuz.

A	B	C	Y
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

BC \ A	0	1
00	0	
01		0
11	0	
10		

Toplamların çarpımında 0'lar dikkate alınır. Buna göre çıkış ifadesi:

$$Y = (A + B + C) (A + \bar{B} + \bar{C}) (\bar{A} + B + \bar{C}) \text{ bulunur.}$$

Örnek 3.4

$Y = (\bar{C} \bar{B} \bar{A}) + CBA$ eşitliğini toplamların çarpımı biçimine dönüştürünüz.

$$\begin{aligned}
 Y &= (\bar{C} \bar{B} \bar{A}) + CBA \\
 &= (\bar{C} \bar{B} \bar{A}) \cdot CBA \\
 &= [(\bar{C}) + (\bar{B}) + (\bar{A})] \cdot [(C) + (B) + (A)] \\
 &= (C + B + A)(\bar{C} + \bar{B} + \bar{A})
 \end{aligned}$$

3.1.2 Dört-Değişkenli Karnaugh Diyagramı

4-değişkenli Karnaugh diyagramında çevrimi oluşturan ikinin kuvvetleri biçimindeki bitişik karelerin sayısı arttıkça mintermdeki (yada maxtermdeki) değişken sayısı azalmaktadır. Yani, 4-değişkenli Karnaugh diyagramı için; 1 değişkenli çevrim (kare) 4-değerli minterime karşılık gelmektedir. 2 değişkeni kapsayan çevrim, 3-değerli minterime karşılık gelir. Benzer biçimde, 4 değişkenli çevrim, 2-değerli minterime, 8 değişkenli çevrim, 1-değerli minterime karşılık gelmektedir. Tüm kareleri kapsayan (16-değerli minterim) çevrimin fonksiyonu ise "1" olur. Yandaki 4-değişkenli Karnaugh diyagramında, her bir çevrimi kapsayan minterimler gösterilmiştir. Burada her bir kareye karşı düşen minterm, satır numarasının sütun numarası ile gruplandırılmasından (çevriminden) elde edilmektedir. 4-Değişkenli Karnaugh diyagramını üç boyutlu düşüneceğiz. İkinin kuvvetleri şeklindeki bitişik kareler birer çevrimi oluşturur. Örneğin; m_0 ve m_1 , m_3 ve m_2 , m_5 ve m_{13} ya da m_{13} ve m_9 bitişik kareleri bir çevrimi oluşturduğu gibi, m_0 ve m_8 , m_0 ve m_2 , m_{10} ve m_2 ya da m_0 ve m_{10} ile m_2 ve m_8 ayrı ayrı (veya dördü birden olabilir) birer çevrim oluştururlar.

AB \ CD	00	01	11	10
00	m_0	m_4	m_{12}	m_8
01	m_1	m_5	m_{13}	m_9
11	m_3	m_7	m_{15}	m_{11}
10	m_2	m_6	m_{14}	m_{10}

Aynı algoritma, çevrim alanındaki mintermler olduğu için ikili 1'leri içermektedir. Burada dikkat edilmesi gereken kurallar şunlardır:

- Her 1'in en az bir asal çarpan içerisinde olması şarttır.
- Mümkün olan en büyük çevrim kullanılmalıdır.
- Çevrimlerin dikdörtgen biçiminde olması lazımdır.
- 1'lerin oluşturduğu her bir çevrim 2^n (ikinin kuvvetleri) olmalıdır.
- Alanlar birbiriyle örtüşebilirler.

Karnough diyagramında olası maksimum ikinin kuvvetleri sayıdaki karelere ait olan çevrimin meydana getirdiği minterm **asal çarpan** olarak isimlendirilir. Bir asal çarpana yer alan mintermler diğer asal çarpanlar tarafından içerilmiyorsa bu asal çarpana temel asal çarpan denir.

Örnek 3.5

Bir $F(A, B, C, D) = \Sigma_m(0, 2, 3, 5, 7, 8, 9, 10, 11, 13, 15)$ şeklinde 4-değişkenli Boole fonksiyonuna ait, temel asal çarpanları ve asal çarpanları gösteriniz.

CD \ AB	00	01	11	10
00	1		1	1
01		1	1	
11		1	1	
10	1		1	1

Temel Asal Çarpan: $\bar{B} \bar{D}$ ve BD

CD \ AB	00	01	11	10
00	1		1	1
01		1	1	1
11	1	1	1	1
10	1			1

Asal Çarpanlar: $\bar{A} \bar{B}$, AD , CD ve $\bar{B} C$

Örnek 3.6

Aşağıda verilen 4-değişkenli K- diyagramların fonksiyonlarını bulunuz.

CD \ AB	00	01	11	10
00		1	1	
01				
11			1	
10			1	

a) $F = \bar{B} \bar{C} \bar{D} + ABC$

CD \ AB	00	01	11	10
00				1
01	1		1	1
11	1		1	1
10				1

b) $F = \bar{A} \bar{B} + AD + \bar{B} D$

3.1.3 Toplamların Çarpımını Kullanma

Yukarıdaki örneklerde gösterilen Karnough diyagramından türetilen sadeleştirilmiş Boole fonksiyonları çarpımlarının toplamı şeklinde ifade edilmiştir. Aşağıda örnekte gösterildiği gibi küçük bir değişim ile toplamlarının çarpımını da elde etmek mümkündür.

Örnek 3.7

CD \ AB	00	01	11	10
00	1	1	0	1
01	1	1	0	1
11	0	0	0	0
10	1	1	0	1

$F(A, B, C, D) = \Sigma(0, 1, 2, 4, 5, 6, 8, 9, 10)$ Boole fonksiyonunu toplamların çarpımına göre sadeleştiriniz.

1. Yöntem: Verilen fonksiyon çarpımların toplamı (mintermler) biçimindedir. Onlara ait 1'ler göz önüne alınarak diyagramda yerleştirilir. Kalanlar toplamalarının çarpımına aittir ve bunlara göre sadeleştirmede Karnaugh diyagramında 1'ler değil 0'lar dikkate alınarak en uygun çevrimler yapılır (Kalanlara göre olduğu için verilen fonksiyonun değildir).

De Morgan'un teoremini kullanarak sadeleşmiş fonksiyonumuz toplamaların çarpımı şekline dönüştürülürse:

$$\overline{F} = \overline{AB + CD} = (\overline{AB})(\overline{CD})$$

$$F = (\overline{A} + \overline{B})(\overline{C} + \overline{D})$$

2. Yöntem: Doğrudan Karnaugh diyagramından toplamaların çarpımı (0'lar dikkate alınarak) doğrudan yazılabilir:

$$F = (\overline{A} + \overline{B})(\overline{C} + \overline{D})$$

3.1.4 Keyfi Durum (Don't care)


Bazı mantık devrelerini çıkışları bilinmeyen belli giriş durumlarına göre tasarlamak mümkündür. Başka bir deyişle, devrede bazı giriş bileşimlerine ait sonuçların 1 ya da 0 olduğu önemli olmayabilir. Yani fazladan keyfi girişler kullanılarak daha yalın çıkış fonksiyonu devresi elde edilebilir. Bu önemsenmeyen girişlere “keyfi durum” (don't care) denir ve X ile gösterilir. Aşağıdaki doğruluk tablosunda bu keyfi duruma göre yalın çıkış fonksiyonunu bulma gösterilmiştir. Burada keyfi girişleri ifade eden X'lerden biri en uygun çevrim de dikkate alınmış, diğeri ise alınmamıştır.

Örnek 3.8

$F(A, B, C, D) = \Sigma_m(2, 3, 6, 7, 11, 12, 13, 14) + \Sigma_d(1, 10, 15)$ fonksiyonunu Karnaugh diyagramı yöntemini kullanarak sadeleştiriniz ve bulduğunuz sadeleşmiş fonksiyonu mantık kapılar kullanarak gerçekleştiriniz.

Yukarıdaki ilk toplamadaki toplamaların çarpımı ifadeler için “1”, keyfi önemsenmeyen durumlar içinde “x” sembolleri 4 değişkenli Karnaugh diyagramında yerine koyarak en uygun çevrimleri alırsak aşağıdaki gibi olur. Çevrim dışı kalan (AB=00, CD=01 e karşılık gelen) x keyfi durumu önemsemeye gerek yoktur. $G_1=AB$ işlemi için bir iki girişli VE kapısı, G_1+C için de bir iki girişli VEYA kapısı ile devre gerçekleştirilir.

AB \ CD	00	01	11	10
00			1	
01	X		1	
11	1	1	X	1
10	1	1	1	X



$$F = G_1 + C = AB + C$$

3.1.5 Beş-Değişkenli Karnaugh Diyagramı

Dört değişkenden fazla değişkeni olan diyagramları kullanmak kolay değildir. 5-değişkenli diyagrama 32 kare, 6-değişkenli diyagrama 64 kare gereklidir. 5-değişkenli diyagram, aşağıda gösterildiği gibidir. İki tane 4-değişkenli diyagram; A, B, C, D ve E değişkenlerinden oluşur.

$$A = 0$$

BC \ DE	00	01	11	10
00	0	4	12	8
01	1	5	13	9
11	3	7	15	11
10	2	6	14	10

$$A = 1$$

BC \ DE	00	01	11	10
00	16	20	28	24
01	17	21	29	25
11	19	23	31	27
10	18	22	30	26

Diyagramın üstünde gösterildiği gibi, A değişkeninin ikili değeri (0 ve 1), iki diyagramı farklı yapan bir etkidir. Soldaki 4-değişkenli diyagram, A=0 eşit olduğu 16 kareyi temsil etmektedir, diğer diyagramda A=1 olduğu kareleri göstermektedir. 0'dan 15'e kadar olan minterm A=0'a, diğer 16'dan 31'e kadar olansa A=1'e aittir. A=0 diyagramındaki her kare, A=1'deki karelere komşudur. Örneğin, 2 no'lu minterm ile 18 no'lu minterm birbirine komşudur, 15 no'luminterm 'de 31 no'lu minterm'e komşudur. Benzer şekilde, 0 ile 16, 9 ile 25, 5 ile 21 vb mintermlerin birbirine komşu oldukları görülmektedir.

Altı değişkenli diyagramda 4 tane 4-değişkenli diyagram; A, B, C, D, E ve F değişkenlerinden oluşur. Burada her diyagramın üstünde AB değişkenlerinin sırasıyla 00, 01, 10, 11 ikili değerleri dikkate alınır.

Örnek 3.9

Aşağıda verilen 5-değişkenli Karnaugh diyagramının fonksiyonunu bulunuz.

$$A = 0$$

BC \ DE	00	01	11	10
00	1	1		
01			1	1
11				
10	1	1		

$$A = 1$$

BC \ DE	00	01	11	10
00				
01		1	1	1
11		1	1	
10				

$$F = \bar{A} \bar{B} \bar{E} + B \bar{D} E + ACE \quad (A + \bar{A} = 1)$$

Örnek 3.10

Aşağıdaki fonksiyonu Karnaugh diyagramını kullanarak sadeleştiriniz.

$$A = 0$$

BC \ DE	00	01	11	10
00	1	1		
01		1		
11	1	1	1	1
10	1	1		

$$A = 1$$

BC \ DE	00	01	11	10
00	1			
01				
11	1	1	1	1
10	1			

$$F = DE + \bar{B} \bar{C} \bar{A} = \bar{B} \bar{C} \bar{E} \text{ elde edilir. (Burada, } DE + DE = DE \text{)}$$

Örnek 3.11

4 tane ikili değişken girişleri (A, B, C ve D) ve 4 tane çıkış değişkenlerini (x, w, y ve z), BCD'den 3-fazlalık (excess-3)'e dönüştürmek için nasıl kullanılır?

Onlu	ABCD	3-fazlalık WXYZ
0	0000	0011
1	0001	0100
2	0010	0101
3	0011	0110
4	0100	0111
5	0101	1000
6	0110	1001
7	0111	1010
8	1000	1011
9	1001	1100

Öncelikle BCD 'den 3-fazlalık dönüşümü veren doğruluk tablosu çıkarılır. Daha sonra Tablodan her çıkış devresi için 4 girişli Karnough diyagramı kullanılarak sadeleştirme yapılır.

AB \ CD	00	01	11	10
00				
01		1	1	1
11	X	X	X	X
10	1	1	1	X

$$w = A + BC + BD$$

$$w = A + B(C + D)$$

AB \ CD	00	01	11	10
00	1		1	
01	1		1	
11	X	X	X	X
10	1		X	X

$$y = CD + \overline{C} \overline{D}$$

$$y = CD + \overline{(C + D)}$$

AB \ CD	00	01	11	10
00		1	1	1
01	1			
11	X	X	X	X
10		1	X	X

$$x = \overline{B}C + \overline{B}D + B\overline{C} \overline{D}$$

$$x = \overline{B}(C + D) + B(\overline{C} + \overline{D})$$

AB \ CD	00	01	11	10
00	1			1
01	1			1
11	X	X	X	X
10	1		X	X

$$z = \overline{D}$$

3.2 QUINE-MCCLUSKEY (Tablolama) YÖNTEMİ

Karnough diyagramı grafiksel bir teknik olup bilgisayar programının yazılması zordur. Ayrıca, yukarıda 5-değişkenli Karnough diyagramında görüldüğü gibi değişken sayısı arttıkça çözümü gittikçe zorlaşmaktadır. Bilhassa, değişkenler arası komşuluk ilişkilerinin

görülmesi güçtür. 5 ve daha fazla değişkene sahip fonksiyonlarda Karnough diyagramı kullanımı karmaşaya yol açtığından, mantık fonksiyonlarının indirgenmesinde (4, 5 veya daha fazla değişkene sahip fonksiyonlar için) bilgisayarla programlanabilir, daha sistematik (adım adım) sadeleştirme işlemi kullanan Quine-McCluskey yöntemi gibi listeleme prensibine dayalı yöntemler daha çok tercih edilir. Bu yöntem 20'den az değişken için geçerlidir.

Ancak, rutin ve monoton işlemlerinden dolayı kullanımı sıkıntı verir. Bu yöntem önce Quine tarafından bulundu, daha sonra McCluskey tarafından geliştirildi. Bundan dolayı her ikisinin adı yönteme verilmiştir. 20'den fazla değişken için ise sezgisel (heuristic) algoritmalar kullanılır. Bu yöntem, minterm dağılımını azaltarak fonksiyonun minimum çarpım toplamını bulmaya yöneliktir. Yöntem temelde iki adıma sahiptir:

1. Adım: İlk sütunda, mintermlerin içindeki 1'lere bakılarak (hiç 1 yok, bir tane 1 var, iki tane 1 var, üç tane 1 var, ...) gruplandırma yapılır. İkinci sütunda ise, birinci sütundaki satırlar arasında karşılaştırma yapılır ve $XY + X\bar{Y} = X$ kuralını uygulayarak mümkün olduğu kadar değişken elenir. Burada sadece bir değişken indirgenmesine gidilir. Benzer şekilde üçüncü sütundaki grupta bir değişken indirgenir, dördüncüsünde bir değişken vb. devam edilerek değişkenler birer birer indirgenerek onlara ait en sade mintermler bulunur.

2. Adım: Son sütundan başa doğru, sütunlarda indirgenmiş çarpımların toplamalarını kullanarak (tekrar edenler dâhil edilmez) Asal Çarpanlar (AÇ) tablosu oluşturulur. Bu tablo kullanılarak en az sayıda asal çarpan kümesi elde edilir.

3.2.1 Asal Çarpanların Belirlenmesi (1. Adım)

Fonksiyon, çarpımların toplamı (minterm) şeklinde verilmelidir. Çarpımların toplamı şöyle birleştirilir:

$$XY + X\bar{Y} = X$$

$$A\bar{B}C\bar{D} + ABCD = ABC$$

$$\begin{array}{ccccccc} 1 & 0 & 1 & 0 & + & 1 & 0 & 1 & 1 & = & 1 & 0 & 1 & - & \text{[tire (-) işareti eksik değişkeni belirtmektedir]} \\ \hline X & Y & & & X & Y & & & X & & & & & & \end{array}$$

Karşılaştırmaların sayısını azaltmak için, ikili mintermler terimlerdeki 1'lerin sayısına göre gruplandırılır. Burada, bir bit'lik değeri farklı olan terimleri karşılaştırılır. Sadece aynı hizadaki tire işaretli olanlar hesaba katılır.

Örneğin: $F(a, b, c, d) = \sum_m(0, 1, 2, 6, 8, 9, 7, 14)$ fonksiyonunu asal çarpanlarını belirlemek için, içerdiği 1'lerin sayısına göre (minterm'lerine göre) gruplarsak:

grup 0 : 0 0000	0,1 : 000_	0, 1, 8, 9 : _00_
grup 1 : 1 0001	0,2 : 00_0	0, 8, 1, 9 : _00_
2 0010	0,8 : _000	
8 1000	1,9 : _001	
	2,6 : 0_10	
grup 2 : 6 0110	8,9 : 100_	
9 1001	6,7 : 011_	
grup 3 : 7 0111	6,14 : _110	
14 1110		

Gruplandırma sonucu, son sütunda yer alan 0,1,8,9 (veya 0,8,1,9) gruplara ait asal mintermler doğrudan fonksiyonun yazılımında kullanılır. Ayrıca bir önceki sütunlarda bulunan diğer gruplarda yer almayan ikili gruplara ait mintermler de fonksiyona ilave edilirler. Bu durumda sadeleştirilmiş fonksiyon;

$$F(a, b, c, d) = \bar{a} \bar{b} \bar{d} + \bar{a} c \bar{d} + \bar{a} b c + b c \bar{d} + \bar{b} \bar{c}$$

olur. Ancak, $F(a, b, c, d)$ fonksiyonu tam olarak hala minimize edilememiştir. Burada dikkate alınması gereken husus, kalan grupların oluşturduğu minterm'lerde birer asal çarpan dırlar.

3.2.2 Asal Çarpanlar Tablosunu Oluşturma (2. Adım)

Quine-McCluskey yönteminin ikinci adımı, sadece minimum sayıda Asal Çarpanlar (AÇ) kümesine ait tablo oluşturmak içindir. Tabloyu gerçekleştirirken şu adımlara göre hareket ediyoruz:

- Mintermler üst tarafa yerleştirilir.
- 1. adımda gruplardan oluşan asal çarpanlar sol kenara (1. sütun) dizilir.
- Asal çarpanın mintermi kavradığı veya kesiştiği yere X yerleştirilir.

Eğer bir minterm sadece bir tane asal çarpan tarafından kavranmışsa ve başka bir minterm'de yoksa bu başlıca çevrimlere, “Temel Asal Çarpan-(TAÇ)” (Essential Prime Implicant) denir. Tablonun son sütununda TAÇ olup olmadığı varsa evet, yoksa hayır biçiminde belirlenir.

	0 1 2 6 7 8 9 14	TAÇ
(0,1,8,9) $\bar{b} \bar{c}$	X X X X	evet
(0,2) $\bar{a} \bar{b} \bar{d}$	X X	hayır
(2,6) $\bar{a} c \bar{d}$	X X	hayır
(6,7) $\bar{a} b c$	X X	evet
(6,14) $b c \bar{d}$	X X	evet

Bütün temel asal çarpanlar (TAÇ'lar) belirlendikten sonra, kalan minterm'leri içeren minimum asal çarpan (AÇ) kümesi seçilir ve sonuçta indirgenmiş fonksiyon tablodan yazılırsa;

$$F(a, b, c, d) = \bar{b} \bar{c} + \bar{a} b c + b c \bar{d} + \bar{a} \bar{b} \bar{d} \text{ veya}$$

$$F(a, b, c, d) = \bar{b} \bar{c} + \bar{a} b c + b c \bar{d} + \bar{a} c \bar{d} \text{ olur.}$$

3.2.3 Quine-McCluskey Kullanarak Keyfi Durum Fonksiyonları Sadeleştirme

Keyfi duruma ait mintermler, lojik değerleri belirlenmemiş değişkenlerin bileşimidir. Fonksiyonda keyfi durum (don't care) bileşenleri varsa, Quine-McCluskey yönteminin 1. adımında bu keyfi bileşenlerin mintermleri dâhil edilir. Ancak temel asal çarpanlar tablosu oluşturulurken (2. adımda) bu keyfi durum mintermleri tabloya dâhil edilmezler.

Örnek 3.12

Verilen $F = \sum_m (2, 5, 6, 11, 12, 14, 15) + \sum_d (0, 3, 4)$ fonksiyonuna ait bütün çarpımların toplamının minimum değerini bulunuz.

İlk aşamada “keyfi durum” ifadeleri gruplandırmaya dâhil edilirler.

0 0000	0,2 00-0	0,2,4,6 0--0
-----	0,4 0-00	0,4,2,6 0--0
2 0010	-----	-----
4 0100	2,3 001-	4,6,12,14 -1-0
-----	2,6 0-10	4,12,6,14 -1-0
3 0011	4,5 010-	
5 0101	4,6 01-0	
6 0110	4,12 -100	
12 1100	-----	
-----	3,11 -011	
11 1011	6,14 -110	
14 1110	12,14 11-0	
-----	-----	
15 1111	11,15 1-11	
	14,15 111-	

Son sütundaki 0,2,4,6 ile 0,4,2,6 oluşturduğu mintermlerden sadece biri ($x+x$ kuralınca) tabloya dâhil edilirler. Benzer şekilde 4,6,12,14 (ya da 4,12,6,14) ortak grubu da TAÇ tablosunda yer alır. Bu son sütundaki rakamların oluşturduğu grupların dışında kalan (2,3 veya 4,5 veya 3,11 veya 11,15 veya 14,15) ikili gruplarda asal çarpan olup tabloda yer alırlar. TAÇ tablosuna keyfi durum ifadeleri aşağıda da görüleceği gibi dâhil edilmezler. Tablodan görüleceği gibi 2 elemanı hem birinci satırda (2,3 grubunda 3 keyfi durum) hem de sondan ikinci satırda (0,2,4,6 grubu) mevcut olduğundan TAÇ değildir. Ama, 5 elemanı sadece ikinci satırda olup başka satırlarda bulunmadığından TAÇ olur.

	2	5	6	11	12	14	15	TAÇ
2,3 $\bar{a} \bar{b} c$	X							Hayır
4,5 $\bar{a} b \bar{c}$		X						Evet
3,11 $\bar{b} c d$				X				Hayır
11,15 $a c d$				X			X	Hayır
14,15 $a b c$						X	X	Hayır
0,2,4,6 $\bar{a} \bar{d}$	X	X						Hayır
4,6,12,14 $b \bar{d}$		X		X	X			Hayır

$$F = \bar{a}\bar{b}c + b\bar{d} + acd + \bar{a}\bar{d}$$

Yukarıdaki sadeleştirilmiş fonksiyon yazılırken temel asal çarpanların hepsi ($\bar{a}\bar{b}c$ ile $b\bar{d}$) mutlaka fonksiyona dâhil edilmelidir. Kalan diğer asal çarpanlardan istediğiniz herhangi bir mintermi fonksiyona dâhil edebilirsiniz.

Örnek 3.13

Verilen $F(w,x,y,z) = \sum_m (1,3,5,6,7,13,14) + \sum_d (8,10,12)$ fonksiyonuna ait asal çarpanları Quine-McCluskey yöntemini kullanarak bulunuz.

1	0001	1,3	00-1	1,3,5,7 0--1
8	1000	1,5	0-01	1,5,3,7 1--0
-----		8,10	00-0	
3	0011	8,12	1-00	
5	0101	-----		
6	0110	3,7	0-11	
10	1010	5,7	01-1	
12	1100	5,13	-101	
-----		6,7	011-	
7	0111	6,14	-110	
13	1101	10,7	1-10	
14	1110	12,13	110-	
		12,14	11-0	

Asal çarpanlar: $\overline{xyz}$, $\overline{wxy}$, xyz , wxy , $\overline{wz}$ ve $w\overline{z}$



1. Aşağıda verilen lojik ifadeleri Karnough diyagramı ile çarpımların toplamı (minterm) olarak sadeleştiriniz.
 - a) $F(a, b, c, d) = \Sigma_m(0, 1, 2, 4, 6, 7, 8, 9, 13, 15)$
 - b) $F(a, b, c, d) = \Sigma_m(0, 2, 7, 8, 9, 10, 12, 13)$
 - c) $F(a, b, c, d) = \Sigma_m(0, 1, 5, 8, 12, 14, 15) + \Sigma_d(2, 9, 13)$
 - d) $F(a, b, c, d) = \bar{a}\bar{b} + bc + \bar{a}b\bar{c}$
2. Aşağıda verilen lojik ifadeleri Karnough diyagramı ile toplamaların çarpımı (maxterm) olarak sadeleştiriniz.
 - a) $F(a, b, c, d) = \Pi_M(0, 2, 5, 7, 8, 10, 11, 14, 15)$
 - b) $F(a, b, c, d) = \Pi_M(3, 4, 6, 7, 11, 12, 13, 14, 15)$
3. $F(a, b, c, d) = \Sigma_m(0, 2, 4, 6, 7, 8, 10, 14, 15)$ fonksiyonunu Karnough diyagramı yöntemini kullanarak sadeleştiriniz ve bulduğunuz sadeleşmiş fonksiyonu sadece VEDEĞİL (NAND) kapılarını kullanarak gerçekleştiriniz.
4. $F(a, b, c, d) = abc\bar{c} + b\bar{c}\bar{d} + cd + \bar{a}b$ fonksiyonunu Karnough diyagramı yöntemini kullanarak sadeleştiriniz ve bulduğunuz sadeleşmiş fonksiyonu en az sayıda lojik kapılar kullanarak gerçekleştiriniz.
5. $F(a, b, c, d) = \Sigma_m(0, 1, 2, 5, 8, 9, 10)$ fonksiyonunu
 - a) Karnough diyagramı kullanarak sadeleştiriniz.
 - b) Quine-McCluskey yöntemini kullanarak sadeleştiriniz.
6. $F(a, b, c, d, e) = \Sigma_m(0, 1, 3, 5, 7, 8, 9, 17, 19, 21, 23, 25, 27)$ fonksiyonunu;
 - a) 5-değişkenli Karnough diyagramı kullanarak sadeleştiriniz.
 - b) Quine-McCluskey yöntemini kullanarak sadeleştiriniz.
7. Aşağıda verilen lojik ifadelerin asal çarpanlarını Quine-McCluskey yöntemi kullanarak bulunuz.
 - a) $F(w, x, y, z) = \Sigma_m(2, 5, 7, 8, 10, 12, 13, 15)$
 - b) $F(a, b, c, d) = \Sigma_m(0, 4, 5, 6, 7, 8, 9, 10, 11, 13, 14, 15)$
 - c) $F(a, b, c, d, e) = \Sigma_m(0, 2, 4, 5, 6, 7, 8, 9, 10, 11, 13, 15, 21, 23, 26, 28, 29, 30, 31)$
8. Aşağıda verilen lojik ifadeleri Quine-McCluskey yöntemini kullanarak sadeleştiriniz.
 - a) $F(a, b, c, d) = \Sigma_m(2, 3, 4, 7, 9, 11, 12, 13, 14) + \Sigma_d(1, 10, 15)$
 - b) $F(a, b, c, d) = \Sigma_m(1, 3, 4, 5, 6, 7, 10, 12, 13) + \Sigma_d(2, 9, 15)$

9. Aşağıda verilen lojik ifadeleri Quine-McCluskey yöntemini kullanarak sadeleştiriniz.

- a) $F(a, b, c, d, e) = \Sigma_m(5, 13, 21, 29)$ fonksiyonunu 5-değişkenli Karnough diyagramı kullanarak sadeleştiriniz.
- b) $F(a, b, c, d, e) = \Sigma_m(4, 20, 36, 52)$ fonksiyonunu 6-değişkenli Karnough diyagramı kullanarak sadeleştiriniz.

10. Bir banka şubesinde kasanın açılma şartı, müdürün yanında 1 kişi olması yeterlidir. Eğer müdür yoksa yardımcısı 2 memur ile kasayı açabilir. Memurlar kendi başlarına veya her ikisi birden kasayı açamazlar. Probleme ait doğruluk tablosunu kasa çıkış ifadesine indirgeyerek;

- a) Çarpımların toplamı,
a) Toplamların çarpımı biçiminde yazınız.

11. Aşağıda doğruluk tablosu verilen fonksiyona ait çıkış ifadesini;

- a) Maxterm ifadesini,
b) Minterm ifadesini bulunuz.

Girişler D C B A	Çıkış F
0 0 0 0	0
0 0 0 1	0
0 0 1 0	0
0 0 1 1	1
0 1 0 0	1
0 1 0 1	1
0 1 1 0	1
0 1 1 1	1
1 0 0 0	0
1 0 0 1	1
1 0 1 0	0
1 0 1 1	1
1 1 0 0	1
1 1 0 1	1
1 1 1 0	1
1 1 1 1	1

12. Aşağıda verilen 4-değişkenli Karnough diyagramların fonksiyonlarını bulunuz.

a)

AB \ CD	00	01	11	10
00		1	1	
01				
11			1	
10			1	

b)

AB \ CD	00	01	11	10
00				1
01	1		1	1
11	1		1	1
10				1

13. $F = A + \overline{B}\overline{C}$ ifadesinin Karnough diyagramı nasıl olur?

14. $F(a, b, c, d) = \Sigma_m(2, 3, 10, 11, 12, 13, 14, 15)$ fonksiyonunu sadeleştirerek;

- a) Sadece VEDEĞİL kapıları kullanarak,
b) Sadece VEYADEĞİL kapıları kullanarak gerçekleyiniz.

15. $F(x, y, z) = \overline{(w \cdot y + z)} + z + xy + wz$ ifadesini,

- a) Mintermlerin toplamı biçiminde yazınız.
b) Maxterm toplamının çarpımını bulunuz.
c) Karnough diyagramı ile çarpımların toplamı olarak sadeleştiriniz.
d) Karnough diyagramı ile toplamların çarpımı olarak sadeleştiriniz.

BİRLEŞİK (KOMBİNASYONEL) MANTIK DEVRELERİ

Mantık kapıları içeren birleşik devrelerinin çıkışları her zaman bir öncekine değil, şimdiki (güncel) bulunan girişlere bağlıdır. Birleşik mantık devrelerde, devrenin geçmiş bilgileri veya durumları saklanmaz. Yani bellek elemanı yoktur. Çıkışlar doğrudan o anki girişlerin fonksiyonudur. Bundan dolayı birleşik mantık devreleri *Belleksiz* ya da *Durağan* (statik) devreler olarak da adlandırılırlar. Birleşik devreler, giriş değişkenlerinden, lojik kapılardan ve çıkış değişkenlerinden oluşur. Burada lojik kapılar girişlerden gelen işaretleri alır ve çıkışlara giden işaretleri üretir. Şekil 4.1’de n-girişli değişkenlere ve m-çıkışlı değişkenlere sahip Birleşik devrelerinin blok şeması gösterilmiştir. n-giriş değişkeni için 2^n olası ikili değer birleşimi söz konusudur. Her bir giriş birleşimi için ona ait tek bir çıkış bulunmaktadır. Kısacası, her bir çıkış fonksiyonu n-giriş değişkeni tipinden yazılabilir.



Şekil 4.1: Birleşik devre blok şeması

Birleşik mantık devreleri tasarlarken aşağıdaki adımları sırayla takip etmek gerekir:

1. Bağımsız giriş değişkenlerinin durumlarına karşı çıkış değerlerinin verildiği Doğruluk Tablosu düzenlenir,
2. Doğruluk Tablosundan Boole cebrik ifadeleri yazılır,
3. Boole cebrik ifadeler sadeleştirilir,
4. Sadeleşmiş Boole ifadesine uygun birleşik devre tasarlanır.

Birleşik devrenin tasarımı yapılırken kullanılan doğruluk tablosu istenilen birleşik devrenin tüm bilgisini içermektedir. Onun için bu doğruluk tablosunun mutlaka dikkatli bir şekilde düzenlenmesi gerekir. Tablodaki bir yanlış ifade devrenin yanlış tasarlanmasına neden olur.

4.1 YARI VE TAM TOPLAYICILAR (Half and Full Adders)


Toplayıcı devreler ikili sayıları toplayarak sonucu yine ikili olarak çıkışta gösteren devrelerdir. Bir toplayıcının giriş değişkenleri toplanan birinci ve ikinci sayı bitlerini, çıkış değişkenleri ise toplam (summation, kısaca S ile gösterilir) ve eldeyi (carry, kısaca C ile gösterilir) belirtir. Elde girişi olmayan toplayıcı devreye yarım toplayıcı, elde girişi olan devrelere tam toplayıcı adı verilir. Başlangıçta basit kapılardan başlayarak iki adet ikili sayısını toplayan yarım toplayıcı devre geliştirelim. Bunun için elde biti C (carry) olmayan, iki tane 2-bit'lik ikili sayı olan X_1X_0 ve Y_1Y_0 'ın toplamlarının $X_0 + Y_0 = C_1S_0$ olduğunu varsayalım. Burada, X_0 ve Y_0 'ın bütün birleşimlerinin doğruluk tablosu şu biçimdedir:

X_0	Y_0	S_0	C_1
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

$$D = \bar{x}y + x\bar{y}$$


Doğruluk Tablosundan: Toplam çıkışı: $S_0 = \bar{X}_0Y_0 + X_0\bar{Y}_0 = X_0 \oplus Y_0$

Elde çıkışı: $C_1 = X_0Y_0$




Şekil 4.2: Yarı toplayıcı devresi ve sembolü

Yarı toplayıcı devresi sadece iki adet bir bitlik ikili sayının toplanmasında kullanılabilir. İki bitlik ikili sayıların toplanmasında yarı toplayıcılar, elde bitini dikkate alarak toplama yapmadığından, kullanılamaz. Elde girişi olan bir toplayıcı devresine tam toplayıcı devresi adı verilir. Aşağıda Şekil 4.3'de gösterildiği gibi, iki yarı toplayıcı devresi kullanarak bir tam toplayıcı gerçekleştirilebilir. Böylece elde girişi olan sayılar toplanabilir.



Şekil 4.3: İki yarı toplayıcı ile tam toplayıcı devre tasarımı

Tam toplayıcı kullanarak ancak bir bitlik iki sayıyı toplamak mümkündür. Birden fazla bitlik ikili sayıların toplanmasında tam toplayıcılar paralel bağlanarak kullanılır. Paralel toplayıcılarda en az anlamlı bitler (LSB) önce toplanır ve toplamaya devam edilir. En son olarak da en çok anlamlı bit (MSB) toplanır. Şekil 4.4'de verilen devrede, istenilen boyuttaki iki sayının tam toplamı yapılabilmektedir. $X_2X_1X_0$ ve $Y_2Y_1Y_0$ 3-bitlik girişleri, $C_3S_2S_1S_0$ ise "toplam sonucunu elde bitiyle göstermektedir. Burada, X_0 ve Y_0 en az anlamlı, X_2 ve Y_2 de en çok anlamlı bitleri ifade eder.




Şekil 4.4: 3-bit tam toplayıcı devre tasarımı

Toplayıcılar SSI (Small-Scale Integration) tümleşik devreler kullanılarak elde edilebileceği gibi, daha ucuz olan MSI (Medium-Scale Integration) tümleşik devreler kullanılarak da elde edilebilir. Örneğin MSI ailesinden 7483, 4 bit tam toplayıcıyı devresidir. 74283 ise fonksiyonel olarak 7483 ile aynı olup sadece besleme bacakları standart hale getirilmiştir. Ayrıca, iki bitlik çarpma işlemlerini gerçekleştiren 74284 ve 74285 gibi tümleşik devrelerde bulunmaktadır.


Örnek 4.1

A ve B 3 bitlik iki sayı olmak üzere $S = A+B$ işlemini yapan devreyi Tam-Toplayıcı ve Yarı-Toplayıcı devreleri kullanarak tasarlayınız.

Burada verilen $A = A_2A_1A_0$ ve $B = B_2B_1B_0$ üçer bit uzunlukta sayı olup bunlara ait Tam-Toplayıcı kullanarak devre tasarımı aşağıdaki gibi tasarlanır.



Burada, S'ler toplamaları (summation), C'ler eldeleri (carry) ifade etmektedir. Yarı-Toplayıcı kullanarak tasarım ise şu şekilde olur.



4.2 ÇIKARICILAR (Subtractors)

İki adet ikili sayının çıkarma işlemini, çıkarılanın tümleyeni ile çıkartılanı toplayarak yapmak da mümkündür. Toplam sonucunda ödünç varsa sonuç pozitif, elde yoksa sonuç negatif demektir, bu sonucun tekrar tümleyeni alınarak sonucun önüne eksi işareti konulur. Çıkarma devreleri toplama devresine benzer. Ödünç girişi olmadan çıkarma işlemini yapan devreye Yarı Çıkarcı devre, ödünçlü çıkaran devreye de Tam Çıkarcı devre denir. Toplayıcı devresinde toplam çıkışı ile fark (difference) çıkışı; elde çıkışı ile de ödünç (borrow) çıkışı yer değiştirince yarım çıkarcı devresi elde edilmiş olur.

X	Y	B	D
0	0	0	0
0	1	1	1
1	0	0	1
1	1	0	0

$D = \bar{x}y + x\bar{y}$ S ile aynıdır
(yarı toplayıcı)

$B = \bar{x}y$ B: Borrow (ödünç),


D: Difference (fark)

4.2.1 Yarı Çıkarcı (Half-Subtractor)

Yarı Çıkarcı, iki adet ikili sayının $0-0=0$, $1-0=1$, $1-1=0$ ve $0-1=1$ (ödünç1) biçiminde çıkarma işlemini yaparak bir fark ve ödünç üreterek sonucu bulan birleşik devredir. Aşağıda

doğruluk tablosundan da görüleceği gibi 1'in ödünç alınıp alınmadığını gösteren ikinci bir çıkışı da bulunmaktadır.

Doğruluk tablosunda da anlaşılabileceği üzere çıkarma işleminde aynı toplama işleminde olduğu gibi işlem ilk önce en az anlamlı bit (LSB)'den başlar ve en çok anlamlı bit (MSB)'de biter. Şekil 4.5'de görüldüğü gibi, yarı çıkarcı devresi yarı toplayıcı devresine benzetilebilir. Toplama ve çıkarma işlemleri doğruluk tablosundan da görüldüğü gibi bir XOR devresi ile tanımlanır. Ödünç alma devresi ile Elde devresi de bir VE kapısı ile temsil edilebilir. Tek fark, ödünç çıkışındaki VE kapısına çıkartılan girişin tümleyenini gelmesidir. Buradan çıkarma devresini, toplayıcı devresi kullanarak tasarlamak mümkündür, ancak çıkartılan sayı girişinin tümleyenini almak gerekir.



Şekil 4.5: Yarı çıkarcı devresi ve sembolü

4.2.2 Tam Çıkarcı (Full-Subtractor)

Tam Çıkarcı iki bitin çıkarma işlemini yaparken 1'in bir önceki bit tarafından ödünç alınmış olabileceğini hesaba katan birleşik bir devredir. Bu devrede üç adet ikili giriş ve iki çıkış (B ve D) vardır. (D: Difference-Fark ve B: Borrow-ödünç) Tam çıkarcı iki yarı çıkarcıdan oluşur. Tam çıkarcının doğruluk tablosu aşağıda verilmiştir.

X = 0, Y = 0 ve Z = 1 için, bir sonraki satırdan 1 ödünç (Borrow, B) alınır ve bununla B = 1 olur ve 2 ile x'in toplama işlemini yapar. Yukarıdaki X, Y ve Z değerleri için: D=2-1=1 olur.

Benzer biçimde, X = 1, Y = 0 ve Z = 1 için: B = 0 ve D = 0.

X = Y = Z = 1 için, (ödünç alma var) B=1, X = 3, 3-1-1=1 ve D = 1 olur.

X Y Z	B D
0 0 0	0 0
0 0 1	1 1
0 1 0	1 1
0 1 1	1 0
1 0 0	0 1
1 0 1	0 0
1 1 0	0 0
1 1 1	1 1

yz	00	01	11	10
x	0	1	1	1
	1	1	1	1

$$D = \bar{x} \bar{y} z + \bar{x} y \bar{z} + x \bar{y} \bar{z} + xyz$$

yz	00	01	11	10
x	0	1	1	1
	1	1	1	1


$$B = \bar{x} y + \bar{x} z + yz$$

7483 ve 74283 toplayıcı tümleşik devreleri aynı zamanda çıkarcı devresi (4 bitlik) olarak da kullanılabilir. 74181 tümleşik devre kullanılarak beş çeşit aritmetik işlem, 16 tip lojik işlem ve 8 çeşit hem lojik hem de aritmetik işlem yapmak mümkündür. Yani kısaca; 74181 tümleşik devre kullanılarak 32 çeşit işlem yapmak mümkündür.

Örnek 4.2

S=5-3 çıkarma işlemini yapan Tam-Toplayıcı devresini tasarlayınız.


Bu sayıların ikili karşılıkları: 5 = 101 (3 bit) ve 3 = 011 (3 bit) biçimindedir. -3'ü elde etmek için 2'ye tümleyenini bulmamız gerekir. Bu durumda önce 1'e tümleyenini alınarak; 100 elde edilir (1'ler sıfır, 0'lar bir yapılı). Sonra 1'e tümleyene 1 ilave edilerek 2'ye tümleyen: -3 = 101 bulunur. Burada MSB = 1 olması sayının negatif olduğunu gösterir. Son olarak 5 + (-3) gibi düşünülerek işlem yapılırsa; $(101)_2 + (101)_2 = (010)_2$ elde edilir. Top-



lama işleminin sonucunda elde olduğundan sonuç pozitifdir Bu sonuca göre, her iki sayının toplamı için Tam-Toplayıcı kullanarak devre tasarımı şu şekilde olur:


4.3 BÜYÜKLÜK KARŞILAŞTIRICI (Magnitude Comparator)

Büyüklik karşılaştırıcı, iki sayıyı karşılaştıran ve büyüklüklerini belirleyen birleşik mantık devreleridir. İki sayının karşılaştırılmasının amacı, bir sayının diğerinden büyük, küçük ya da diğerine eşit olup olmadığını öğrenmektir. Karşılaştırma işlemi, girişlerden birinin (A) diğerine (B) göre durumunun çıkışı oluşturmaktır. Karşılaştırma devresinin üç çıkışı vardır. Bir girişin diğerinden büyük ($A > B$), küçük ($A < B$) ya da iki girişin birbirine eşit ($A = B$) olduğu durumları gösterir. En basit karşılaştırıcı devresi, Şekil 4.6'da gösterilen tek bitlik A ve B sayılarının eşitlik durumunu karşılaştıran karşılaştırıcı devresidir. Aşağıdaki şekilde görüldüğü gibi, bu devrede $A=B$ durumunda çıkışlardan birisi lojik '1' olurken, $A \neq B$ durumunda diğeri lojik '1' olur.




Şekil 4.6: İki çıkışlı büyüklük karşılaştırıcı devresi

Büyüklik karşılaştırıcı devreleri, en çok Aritmetik Lojik Birim (ALU) devrelerinde kullanılırlar. Ayrıca, fotokopi makinası kontrol vb karşılaştırmaya ihtiyaç duyan sayısal devrelerde de kullanılırlar. Karşılaştırıcı devreleri, girişleri aynı veya farklı iken çıkış veren kontrol devrelerinde ve ikili karşılaştırmaların kullanıldığı adres bulma devrelerinde kullanılır. Ayrıca, bilgisayarda veya mikro-işlemcili sistemlerde, adres kod çözücü devrelerin bir parçası olarak da kullanılır. Bu kullanımda bir karşılaştırıcı bilgisayarın merkezi işlem biriminin ürettiği adres kodu ile bellekte bulunan adresin kodunu karşılaştırır. Karşılaştırılan kodlar eşitse, istenilen işlemi yapmak üzere ilgili devreyi aktif hale getirir. Şekil 4.7'de, üç çıkışlı büyüklük karşılaştırıcı devresi ve doğruluk tablosu gösterilmektedir. Karşılaştırma sonucu; $A > B$, $A = B$ veya $A < B$ 'yi belirleyen üç konum ile belirlenir.



Şekil 4.7: Üç çıkışlı büyüklük karşılaştırıcı doğruluk tablosu ve devresi


4 bit ve daha fazla uzunluktaki ikili sayıları karşılaştırmak için kapı kullandığımızda devre oldukça karmaşık bir yapıda olur. Bundan dolayı 4 bit ve daha fazla ikili sayıları karşılaştırmak için 4 bitlik 7485 gibi tümleşik karşılaştırma devreleri kullanılır. Şekil 4.8'de, 8 bitlik iki sayının 4 bitlik 7485 devreleri kullanılarak karşılaştırılması görülmektedir.



Şekil-4.8: 8 bitlik karşılaştırıcı

4.4 KODÇÖZÜCÜLER (Decoders)

Kodçözücü (decoder) Şekil 4.9’da görüldüğü gibi, giriş değişkenlerinin minterm ifadelerini çıkışa veren devrelerdir. Her bir giriş bileşeni için çıkış hattından bir tanesi muhtemelen lojik 1 olacaktır. İkili kodçözücü n giri ve 2^n çıkışı olan bire bir fonksiyon devresidir. Eğer kullanılmayan giriş bileşenleri varsa, bunlar için ayrıca çıkış işareti üretilmeyebilir. Kodçözücüler, BCD ’den 7 parçalı LED’e dönüştürme gibi bazı kodları dönüştürmelerde de kullanılır.



Şekil 4.9: 3 girişli kodçözücü devresi


Bazı kodçözücü devrelerde çıkışlar tümlenmiştir. Bunun anlamı, aktif olan çıkış mantık 0 değerini alırken diğer tüm çıkışlar mantık 1 seviyesinde kalmasıdır. Kodçözücü devresini kullanarak istenilen minterm’leri toplamak için VEYA kapıları kullanılır. Toplamların çarpımı (maxterm) fonksiyonları ile de gerçekleştirilebilir. Bu durumda, kodçözücü çıkışlarının tümleyenini almak gerekir. Çıkışları toplamak için de VEYA kapısı yerine VEDEĞİL kapısı kullanılır.

Örnek 4.3


$F(a, b, c) = \sum_m(0, 3, 5)$ fonksiyonunu harici mantık kapıları ve kodçözücü kullanarak gerçekleştiriniz.

Burada değişken sayısı $n = 3$ olduğundan, $2^3 = 8$ olur. Bir 3x8 kod çözücü yeterlidir. Aşağıda Şekil 4.10’da solda, harici kapı olarak VEYA (OR) kullanıldığında, sağda ise VEDE-

ĞİL (NAND) kullanıldığında devrenin gerçekleştirilmesi gösterilmiştir. (VEDEĞİL ile gerçekleştirilirken kodçözücünün tümlenmiş çıkışları göz önüne alındığına dikkat ediniz.)



Şekil 4.10: İki değişik 3 girişli kodçözücü ile devre tasarımı



Şekil 4.11: 74HC138 3 bit kod çözücü tümleşik devresi


Kod çözücü devrelerinin büyük bir çoğunluğu, devrenin çalışmasını kontrol eden bir veya birden çok izin girişi (enable) içerir. İzin girişine uygun işaret verilmediği sürece kod çözücü devre çalışmaz. İzin girişine uygun işaret uygulandıktan sonra, uygulanan girişe karşılık gelen çıkışelde edilir. İzin girişin (enable giriş-kısaca EN) yardımıyla, daha az sayıda çıkışa sahip kodçözücü devreleri bir arada kullanılarak daha çok çıkışa sahip kodçözücü devreleri tasarlamak mümkündür. Şayet EN girişi lojik 1 ise, kodçözücü normal fonksiyonunu yerine getirir. EN girişi 0 olduğunda ise, kodçözücünün tüm çıkışları 0 olur. Örneğin, 8 çıkışa sahip kod çözücü devreleri ile izin girişleri kullanılarak 16 çıkışa veya 32 çıkışa sahip kod çözücü devreler tasarlanabilir. 3'e 8 kodçözücü devreleri 74LS156, 74LS138 veya 74HC138 gibi tümleşik devreleri bulunmaktadır. Burada TTL ailesine ait olan ilk iki tümleşik kodçözücü devresinde ortadaki LS harflerihız-güç kayıp oranının çok iyi olduğunu belirtir. CMOS ailesine ait sonuncu tümleşik devrenin ortasındaki HC yüksek hızlı CMOS devresi olduğunu belirtir. Bu tümleşik devrenin bacak bağlantısı (üsten görünüm) Şekil 4.11'da gösterilmiştir.

Burada; G1, G2A ve G2B girişleri kodçözünün izin verme girişleridir. 1, 2 ve 3 nolu pinler girişleri, Vcc (pozitif) ve GND (negatif ya da toprak) besleme girişlerini, kalan pinler de çıkışları belirtir.

Örnek 4.4

3x8 kodçözücüler kullanarak 4x16 kodçözücü devresi nasıl gerçekleştirilir?

Bunun için 2 adet 3x8 kodçözücü kullanmak gerekir. Ayrıca 16 sıralı çıkış elde edebilmek için Şekil 4.12'de görüleceği gibi bir m girişi ile kodçözücülerin izin verme girişi kontrol edilir.



Şekil 4.12: İki 3x8 kodçözücü ile bir 4x16 kodçözücü tasarımı

Düşük değerlikli çıkışlar kontrol girişi m'ye "0" uygulanarak aktif edilir. Kodçözücü'ler ile aktif girişler daha büyük kodçözücü devre oluşturmak için bağlanabilirler. Şekil 4.12, iki tane 3x8 kodçözücü ile aktif girişlerin 4x16 kodçözücü oluşturmak için birleşmiş şeklidir. m=0 için en üstteki kodçözücü çalışır ve diğeri çalışmaz hale getirilir. Bu durumda, şekile göre, üstteki kod çözücü çıkışları ile 0000 ile 0111 aralığında 8 minterm için kod çözme işlemi gerçekleştirilirken alttaki kodçözücü çıkışlarının hepsi "0" olur. m=1 olduğu zaman ise; üstteki kod çözücünün çıkışları "0" olurken, alttaki kod çözücü 1000 ile 1111 aralığındaki 8 minterm için kod çözme işlemini gerçekleştirir.


4.4.1 BCD'den Onluya Kodçözücü (BCD to Decimal Decoder)

İkili koddan onluya kodçözücü devresi; 4 bitlik 8421 ($2^3 2^2 2^1 2^0$) ikili kodu onlu koda 16 yerine çevirir. Bu kod çözücü 4-hattan-10-hatta kodçözücü (4 to 10 line decoder) olarak da isimlendirilir. Bu kodçözücünün içyapısı 4 bitlik 4x16 kodçözücüyle temelde aynıdır, ancak farkı, çıkışta 16 yerine 10 adet kodçözücü kapı kullanılmasıdır, çünkü ikiliden onluya koda 0 ile 9 arasında on adet sayı onlu basamakla gösterilmektedir. Bu kod kodçözücü devresi (7442/43/44 ve çıkış fonksiyonlarına ait doğruluk tablosu) Şekil 4.13'de görülmektedir. Bu fonksiyonların her birisi için etkin düşük (low) çıkışı üretmek için VE-DEĞİL kapıları, etkin yüksek (high) çıkışı üretmek için ise VE kapıları kullanılmaktadır.

GİRİŞLER				ÇIKIŞLAR									
A ₃	A ₂	A ₁	A ₀	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$	$\bar{Y}_4$	$\bar{Y}_5$	$\bar{Y}_6$	$\bar{Y}_7$	$\bar{Y}_8$	$\bar{Y}_9$
L	L	L	L	L	H	H	H	H	H	H	H	H	H
L	L	L	H	H	L	H	H	H	H	H	H	H	H
L	L	H	L	H	H	L	H	H	H	H	H	H	H
L	L	H	H	H	H	H	L	H	H	H	H	H	H
L	H	L	L	H	H	H	H	L	H	H	H	H	H
L	H	L	H	H	H	H	H	H	L	H	H	H	H
L	H	H	L	H	H	H	H	H	H	L	H	H	H
L	H	H	H	H	H	H	H	H	H	H	L	H	H
H	L	L	L	H	H	H	H	H	H	H	H	L	H
H	L	L	H	H	H	H	H	H	H	H	H	H	L
H	L	H	L	H	H	H	H	H	H	H	H	H	H
H	L	H	H	H	H	H	H	H	H	H	H	H	H
H	H	L	L	H	H	H	H	H	H	H	H	H	H
H	H	L	H	H	H	H	H	H	H	H	H	H	H
H	H	H	L	H	H	H	H	H	H	H	H	H	H
H	H	H	H	H	H	H	H	H	H	H	H	H	H


H = HIGH (YÜKSEK) gerilim seviyesi L = LOW (DÜŞÜK) gerilim seviyesi

Şekil 4.13: BCD'den onluya kodçözücü devresi ve doğruluk tablosu



4.4.2 BCD'den Yedi Parçalıya Kodçözücü (BCD to Seven-Segment Decoder)

BCD'den yedi parçalıya dönüşüm yapan kod çözücü BCD'den 7 parçalı göstergiyi sürece şekilde çıkış veren bir bileşik devredir. 7 parçalı (segment) kod çözücü devre mantık kapılarıyla tasarlanabileceği gibi bu amaç için özel olarak üretilmiş 7 parçalı kodçözücü tümleşik devrelerde kullanılabilir. 7 parçalı göstergeler ortak anotlu ve ortak katotlu olmak üzere iki çeşittir. Ortak anotlu göstergenin anotları birleştirilmiştir ve artı beslemeye bağlanır. Parça uçları ise tümleşik devre çıkışlarına bağlanır. Tümleşik devre çıkışları aktif değilken lojik 1'dir. Aktif olan çıkış ise lojik 0 olur ve buna bağlı parçaya ait LED ışık verir. 7447 tümleşik devresi ortak anotlu göstergiyi, 7448 ise ortak katotlu göstergiyi sü-




Şekil 4.14:BCD'den yedi-parçalıya kodçözücü ve gösterge

Onlu sayı	Girişler ABCD	Çıkışlar a b c d e f g
0	0000	1 1 1 1 1 1 0
1	0001	0 1 1 0 0 0 0
2	0010	1 1 0 1 1 0 1
3	0011	1 1 1 1 0 0 1
4	0100	0 1 1 0 0 1 1
5	0101	1 0 1 1 0 1 1
6	0110	1 0 1 1 1 1 1
7	0111	1 1 1 0 0 0 0
8	1000	1 1 1 1 1 1 1
9	1001	1 1 1 1 0 1 1
10	1010	x x x x x x x
11	1011	x x x x x x x
12	1100	x x x x x x x
13	1101	x x x x x x x
14	1110	x x x x x x x
15	1111	x x x x x x x

recek şekilde düzenlenmiştir. Şekil 4.14'de blok şeması gösterilen BCD'den 7 parçalıya kodçözücünün, dört girişi (A, B, C, D) ve yedi çıkışı (a, b, c, d, e, f, g) vardır.

Yedi parçalı gösterge, Şekil 4.15'de gösterildiği gibi, ondalık sayıları gösteren ve parça (segment) adı verilen yedi adet LED'den oluşmaktadır. Şekilde göstergede her onlu rakam için hangi LED'lerin yanması gerektiği belirtilmiştir. Örneğin; Göstergede 1 rakamının gözükmesi için, b ve c LED'lerinin yanması gerekir. 8 rakamının yanması için ise tüm LED'lerin yanması gerekmektedir.



Şekil 4.15:Yedi parçalı gösterge

7 parçalı göstergenin LED elemanları ile 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 onlu sayılarını yazacak devreyi tasarlayabiliriz. Bunun için göstergedeki yedi LED'den her birinin, kod çözücünün aynı harfle gösterilen çıkışı Lojik 1 olduğunda yandığı varsayılırsa, giriş değişkenleri A, B, C, D ve çıkış fonksiyonları a, b, c, d, e, f, g olan bu birleşik devrenin doğruluk tablosunu aşağıda gösterilmiştir. Burada en anlamlı bit (MSB) olup, 9'dan büyük girişlere ait çıkışların hepsi keyfi durum olup tabloda (x) ile gösterilmiştir. Bilindiği gibi keyfi durumlar sadece fonksiyonların sadeleştirilmesinde kullanılmaktadır. Tablodaki çıkışları, min-termlerin toplamı biçiminde yazacak olursak, aşağıdaki çıkış fonksiyonları bulunur.

$$a(A, B, C, D) = \Sigma_m(0, 2, 3, 5, 6, 7, 8, 9) + \Sigma_d(10, 11, 12, 13, 14, 15)$$

$$b(A, B, C, D) = \Sigma_m(0, 1, 2, 3, 4, 7, 8, 9) + \Sigma_d(10, 11, 12, 13, 14, 15)$$

$$c(A, B, C, D) = \Sigma_m(0, 1, 2, 3, 4, 5, 6, 7, 8, 9) + \Sigma_d(10, 11, 12, 13, 14, 15)$$

$$d(A, B, C, D) = \Sigma_m(0, 2, 3, 5, 6, 8, 9) + \Sigma_d(10, 11, 12, 13, 14, 15)$$

$$e(A, B, C, D) = \Sigma_m(0, 2, 6, 8) + \Sigma_d(10, 11, 12, 13, 14, 15)$$

$$f(A, B, C, D) = \Sigma_m(0, 4, 5, 6, 8, 9) + \Sigma_d(10, 11, 12, 13, 14, 15)$$

$$g(A, B, C, D) = \Sigma_m(2, 3, 4, 5, 6, 8, 9) + \Sigma_d(10, 11, 12, 13, 14, 15)$$

Yukarıdaki her bir fonksiyonu sadeleştirmek için 4 değişkenli Karnaugh diyagramları kullanılır.

AB \ CD	00	01	11	10
00	1		1	1
01		1	1	1
11	x	x	x	x
10	1	1	x	x

$$a = A + C + BD + \bar{B}\bar{D}$$

AB \ CD	00	01	11	10
00	1	1	1	1
01	1		1	
11	x	x	x	x
10	1	1	1	x

$$b = \bar{B} + CD + \bar{C}\bar{D}$$

AB \ CD	00	01	11	10
00	1	1	1	
01	1	1	1	1
11	x	x	x	x
10	1	1	1	x

$$c = B + \bar{C} + D$$

AB \ CD	00	01	11	10
00	1		1	1
01		1		1
11	x	x	x	x
10	1	1	x	x

$$d = A + C\bar{D} + \bar{B}C + \bar{B}\bar{D} + B\bar{C}\bar{D}$$

AB \ CD	00	01	11	10
00				1
01				1
11	x	x	x	x
10	1	1	x	x

$$e = \bar{B}\bar{D} + C\bar{D}$$

AB \ CD	00	01	11	10
00	1			
01	1	1		1
11	x	x	x	x
10	1	1	x	x

$$f = A + B\bar{D} + \bar{B}\bar{C} + \bar{C}\bar{D}$$

Bu a, b, c, d, e, f, g çıkış fonksiyonları Şekil 4.13'deki BCD'den yedi parçalıya kodçözücüyü ifade eder. Buna göre uygun mantık kapıları kullanılarak göstergeye ait LED'lerin ışık vermesi (lojik 1) sağlanır.

4.5 KODLAYICILAR VE ÖNCELİKLİ KODLAYICILAR (Encoders and Priority Encoders)

İkili kodlayıcılar, ikili kodçözücülerin yaptığı işlemin tersini yapar. 3 bittten 8 çıkışa kodçözücü (3-line-to-8-line decoder) 3 biti kod kabul eder ve 8 çıkıştan bir tanesini aktif yapar. 8 girişi 3 bite kodlayıcı (8-line-to-3-line Encoders) bu işlemin tersini yapar. Bu 8 girişten lojik 1 olan girişe göre 3 bitlik çıkış kodlar. Öncelikli kodlayıcı, girişleri önceliğine göre kodlayan devredir. Eğer bir veya birden fazla girişler aynı anda 1 ise, en yüksek önceliği olan giriş önceliği alır. Çıkıştaki karışıklığı önlemek için öncelik kodlayıcı orta çapta tümleşik (Medium-Scale Integration, MSI) uygulamalarında kullanılır. 4 girişli öncelik kodlayıcının doğruluk tablosu aşağıda gösterilmiştir:

Örnek olarak düşük değerlikli bitlerin 0 veya 1 olması önemsizdir. D_3 girişinin en yüksek önceliği vardır. Bu giriş 1 olduğu zaman xy çıkışı 11 (ikili 3) olur.

Bir sonraki öncelik düzeyi D_2 'dedir. $D_3 = 0$ ve $D_2 = 1$ ise çıkış 10 olur ve diğer düşük değerlikli bitlere bakılmaz. Geçerli çıkış gösterici V ile gösterilir, ancak bir veya daha fazla giriş 1 olduğu zaman 1 olur. Eğer bütün girişler 0 ise ve devrenin diğer iki çıkışı kullanılmamışsa $V = 0$ olur.

D2D3	00	01	11	10
D0D1				
00	x	1	1	1
01		1	1	1
11		1	1	1
10		1	1	1

$$x = D_2 + D_3$$

D2D3	00	01	11	10
D0D1				
00	x	1	1	
01		1	1	
11		1	1	
10		1	1	

$$y = D_3 + D_1 \bar{D}_2$$

Tabloda sadece 5 satır olmasına rağmen, tam belirlenmemiş durumlar ilk önce 0 sonra 1 ile değiştirildiğinde olabilecek tüm 16 giriş bileşimi elde edilir. Örnek olarak tablodaki üçüncü satır ile x100, x değişkenine 0 veya 1 atanabildiği için, 0100 ve 1100 minterm'lerini ifade eder. V'nin durumu bütün çıkışların toplam fonksiyonu (OR) ile ifade edilir.

BCD'den onluğa kodçözücünün yaptığı işlemin tersini yapan Onlu'dan BCD'ye kodlayıcı devreside vardır. Bu kodlayıcının 10 adet girişi ve 4 adet çıkışı vardır. Bu tip kodlayıcılar onluk sayıları BCD'ye ya da sekizli sayıları ikiliye, onaltılık sayıları ikiliye dönüştürür. Ayrıca kodlayıcı devreler, hesap makinası tuş takımı kodlamasında da kullanılırlar.

Örnek 4.5

8x3 kodlayıcı devresini mantık kapılarıyla tasarlayınız.

8x3 Kodlayıcı devresinin $2^n = 8(2^3)$ girişi ve $n = 3$ çıkışı bulunmaktadır. Kodlayıcının herhangi bir andaki çıkışı o andaki belirli bir girişi gösterir. 8x3'lük kodlayıcının giriş ve çıkışları arasındaki ilişki aşağıdaki doğruluk tablosu ile verilmiştir.

Doğruluk tablosundan çıkış fonksiyonlarını girişler cinsinden yazarsak;

$$F_0 = I_4 + I_5 + I_6 + I_7$$

$$F_1 = I_2 + I_3 + I_6 + I_7$$

$$F_2 = I_1 + I_3 + I_5 + I_7$$

CD	00	01	11	10
AB				
00			1	1
01	1	1		1
11	x	x	x	x
10	1	1	x	x

$$g = A + C\bar{D} + B\bar{C} + \bar{B}C$$


D ₀ D ₁ D ₂ D ₃	x	y	V
0 0 0 0	x	x	0
1 0 0 0	0	0	1
x 1 0 0	0	1	1
x x 1 0	1	0	1
x x x 1	1	1	1

D2D3	00	01	11	10
D0D1				
00	0	1	1	1
01	1	1	1	1
11	1	1	1	1
10	1	1	1	1

$$v = D_0 + D_1 + D_2 + D_3$$

Girişler	Çıkışlar
I ₀ I ₁ I ₂ I ₃ I ₄ I ₅ I ₆ I ₇	F ₀ F ₁ F ₂
1 0 0 0 0 0 0 0	0 0 0
0 1 0 0 0 0 0 0	0 0 1
0 0 1 0 0 0 0 0	0 1 0
0 0 0 1 0 0 0 0	0 1 1
0 0 0 0 1 0 0 0	1 0 0
0 0 0 0 0 1 0 0	1 0 1
0 0 0 0 0 0 1 0	1 1 0
0 0 0 0 0 0 0 1	1 1 1

Bu fonksiyonlara göre tasarlanan mantık devresi Şekil 4.16’da gösterilmiştir.




Şekil 4.16: Kapılarla tasarlanan 8x3 kodlayıcı devresi

Örnek 4.6

Aşağıda verilen dalga şekilleri bir BCD’den Onluya kodçözücü (7442A) girişlerine uygulandığında çıkış dalga şekli ne olur?

Girişler artan sırayla ikili kodları ifade ettiğinden çıkışlarda da aynı sırayla karşılık gelen onlu çıkışlardır.




4.6 ÇOKLAYICILAR (Multiplexers)

Veri seçici (data selector) diye de adlandırılan Çoklayıcılar (Multiplexers, kısaca MUX), giriş işaretlerinden birini seçip çıkışa ileten birleşik devredir. Çoklayıcıların 2ⁿ bilgi girişi, n kontrol girişi ve 1 çıkışı vardır. Ek olarak çoklayıcının çalışmasını kontrol etmek için bir izin girişi (Enable) de bulunur. Veri toplama sistemlerinde bir veri seçicinin kullanımı birçok kaynaktan gelen bilginin ortak bir hat üzerinden gönderilmesini sağlayarak daha az bağlantı kullanımına neden olur. Zaman çoklayıcı, (Time multiplexing) farklı işaretlerin aynı kanal üzerinden farklı zamanlarda akmasına denir. Bu cihazlarda genelde geçerli/geçersiz giriş içeren bilgi ve adres hatları vardır. CD, VCR, DVD gibi cihazlarda veri yönlendirme, işlem sıralama amaçlı durumlarda (paralel seri veri dönüşümü) ve lojik fonksi-


yon üretimi gibi durumlarda çoklayıcılar kullanır. Şekil 4.17’de tek hatlı çoklayıcı devresi ve çıkışı gösterilmiştir.

4x1 çoklayıcısına ait F fonksiyonunu mantık kapılarıyla gerçeklemek için 4 adet 3 girişli VE kapısı, 1 adet 4 girişli VEYA kapısı, A ve B veri seçicilerinin değerlerini almak için iki adet tümleyen (değil kapısı) gerekmektedir (Şekil 4.18). Herhangi bir giriş hattından veri seçilebildiğinden bu devreye veri seçicide (data selector) denilmektedir.

Çoklayıcıları paralel bağlayarak giriş sayısını artırmak mümkündür. Ayrıca, çoklayıcı devrelerinin çalışma biçimi kodçözücü devrelere benzediğinden, kodçözücü devreler çoklayıcı olarak kullanılabilir.



Şekil 4.17: 4x1 çoklayıcı devresi ve çıkış fonksiyonu




Şekil 4.18: 4x1 çoklayıcısının mantık kapılarıyla tasarımı

Örnek 4.7

$F(A, B, C) = \sum_m (1, 2, 3, 7)$ fonksiyonunu,

- 8x1 ve
- 4x1 çoklayıcı devreleri kullanarak gerçekleyiniz.
- Fonksiyon $n = 3$ değişkenli olduğundan $2^3 = 8$, üç giriş için 8x1 çoklayıcı ile herhangi bir kapı kullanılmaksızın aşağıda olduğu gibi doğrudan gerçekleştirilebilir. Yani doğruluk tablosundaki tüm F çıkış değerleri çoklayıcı girişine bağlanır (Şekil 4.19).




Şekil 4.19: Fonksiyonun 8x1 çoklayıcı ile tasarımı

b)

1. YÖNTEM

$n = 3$ giriş değişkenli ama kullanılacak çoklayıcı bir eksik girişli ise, $(2^{n-1} = 2^{3-1} = 4)$, girişlerin ikisi çoklayıcının seçme uçlarına bağlanır. Arta kalan değişkenin (girişin) kendisi veya tümleyenini (doğruluk tablosuna göre) çoklayıcının girişine uygulanır. (Arta kalan bir giriş olduğu için 1 adet değil kapısı kullanılır). Şekil 4.20’de kontrol girişi (C girişi) kabul edilerek çıkarılan doğruluk tablosu ve 4x1 çoklayıcılı tasarım gösterilmiştir. Burada;

Onlu	A B	C	F
0	0 0	0	0
1	0 0	1	1
2	0 1	0	1
3	0 1	1	1
4	1 0	0	0
5	1 0	1	0
6	1 1	0	0
7	1 1	1	1



Şekil 4.20: Fonksiyonun 4x1 çoklayıcı ile tasarımı


AB girişleri 00 ve 11 olduğunda F çıkışı C ile aynı, 01 olduğunda F çıkışı 1'e, 10 olduğunda ise 0'a eşittir.

2. YÖNTEM

Yukarıda da açıklandığı gibi 4x1 çoklayıcı için $n=3$ giriş değişkeninden bir giriş (burada C) çoklayıcı girişlerine uygulanır. 1. Yöntemde bu girişin nasıl olacağını çıkışa olan benzerliğinden istifade ederek (doğrudan doğruluk tablosundan yararlanarak) bulmuştuk. 2. Yöntemde ise bu giriş aşağıda verilen gerçekleştirme tablosu ile bulunur. Bu tablonun üst kısmı girişleri (I_0, I_1, I_2 ve I_3), sol tarafı kalan seçme giriş değişkeninin ikili (C ve $\bar{C}$) kombinasyonunu, ortasında doğru tablosundaki çıkış fonksiyonuna ait tüm minterm'leri gösterir. En alt kısım ise çoklayıcı girişinin ne olacağını belirtir. Bunun için doğruluk tablosundan çıkış fonksiyonuna ait hangi mintermlerin lojik 1 olduğu gerçekleştirme tablosunda daire içine alınarak belirtilir. Daha sonra ($\bar{C}$) ve C satırlarının her ikisinde de minterm varsa ($C + \bar{C} = 1$) giriş "1", her ikisinde de yoksa giriş "0", sadece ($\bar{C}$)'de minterm varsa ($\bar{C} + 0 = \bar{C}$) giriş ($\bar{C}$), ya da C'de minterm varsa o giriş ($C + 0 = C$) C olur. Buna göre, bulunan çoklayıcı giriş kombinasyonları gerçekleştirme tablosunun en alt satırında belirtilmiştir.

	I_0	I_1	I_2	I_3
$\bar{C}$	0	2	4	6
C	1	3	5	7
	C	1	0	C


4.7 TEKLEYİCİLER (Demultiplexers)



Şekil 4.21: 4 çıkışlı DEMUX devresi

Tekleyiciler (kısaca DEMUX) çoklayıcının yaptığı işlemin tersini yaparlar. Girişten aldığı veriyi çıkışlara dağıtır. Bundan dolayı veri dağıtıcısı (Data Distributor) olarak da adlandırılır. Şekil 4.21'de mantık kapıları ile gerçekleştirilmiş bir 4 çıkışlı DEMUX'un görülmektedir. Burada a ve b giriş işaretine ait seçici girişlerdir. Aynı DEMUX devresi EN girişli bir kodçözücü kullanılarak da gerçekleştirilebilir. Yani birleşik devrede tek giriş, n tane seçici giriş ve 2^n tane çıkış yolu bulunmaktadır. Ayrıca, tekleyicinin çalışmasını kontrol etmek üzere bir izin (Enable) girişi de bulunur.

Tekleyici devreleri, güvenlik görüntüleme sistemi, tek bir verinin farklı yerlerde kullanılmasını sağlayacak uygulamalar yanında, çoklayıcılar ile birlikte sistemleri basitleştirmek amacıyla kullanılır. MUX ve DEMUX birlikte kullanılarak veri yolunun en sonuna veriyi gönderen ve alan devresi Şekil 4.22'de gösterilmektedir. Burada MUX, Bus'a veriyi gönderir. DEMUX ise Bus'dan veriyi alır.




Şekil 4.22: BUS devre tasarımı

Kodçözücü devreleri tekleyici olarak da kullanılabilir. Bu durumda kodçözücü giriş hatları veri seçme hatları olarak kullanılır. İzin girişlerinden biri veri giriş hattı olarak kullanılırken diğer izin girişi de düşük (low) tutularak negatif VE kapısına izin verilir. Örneğin daha önce açıkladığımız 3'e 8 (3×8) 74138 kodçözücü tümleşik devresi 1×8 tekleyici olarak kullanılabilir.

Örnek 4.8

Aşağıda verilen mantık devresinin doğruluk tablosunu çıkararak bu lojik devreye ait Boole fonksiyonunu toplamaların çarpımı şeklinde sadeleştirerek bulunuz.




ABCD	C ₀₀₁	S	I ₀	I ₁	I ₂	I ₃	Çıkış
0000	0	0	0	1	0	1	0
0001	0	0	0	1	0	1	1
0010	0	0	0	1	0	1	0
0011	0	0	0	1	0	1	1
0100	0	1	1	0	0	1	1
0101	0	1	1	0	0	1	0
0110	0	1	1	0	0	1	0
0111	0	1	1	0	0	1	1
1000	0	1	1	0	0	1	1
1001	0	1	1	0	0	1	0
1010	0	1	1	0	0	1	0
1011	0	1	1	0	0	1	1
1100	1	0	1	0	1	0	1
1101	1	0	1	0	1	0	0
1110	1	0	1	0	1	0	1
1111	1	0	1	0	1	0	0

Öncelikle tam toplayıcı çıkışları (S ve C_{out}) bulunup XOR ve değil kapı devrelerine uygulandıktan sonra çoklayıcı girişleri (I₀, I₁, I₂ ve I₃) elde edilir. Sonra MUX çıkış fonksiyonu bulunarak Karnaugh diyagramı ile sadeleştirilir.

Örnek 4.9

Bir 16x1 çoklayıcı iki adet 8x1 ve bir adet 2x1 çoklayıcı kullanarak nasıl gerçekleştirilir?

16 bilgi girişi için $2^n = 16 = 2^4$ olup, n=4 kontrol girişine ihtiyaç vardır. Bu kontrol girişlerinin 3 tanesini iki adet 8x1'lik çoklayıcıda, dördüncüyü de 2x1'lik çoklayıcıda kullanırsak tasarlanan devre Şekil 4.23'de gösterilmiştir.



Şekil 4.23:İki adet 8x1 ve bir adet 2x1 çoklayıcı ile tasarlanan 16x1 kodlayıcı



- 4 bitlik bir ikili sayı $A_3A_2A_1A_0$ şeklinde gösterilsin. Burada A_0 , en az değerlikli bit (LSB)'dir. Bu ikili sayının, 0010'den büyük ve 1000'den küçük olduğu durumlar için çıkışı Yüksek (lojik-1) olan bir mantık devresini tasarlayınız.
- Dört girişli bir çıkışlı bir devrenin girişine uygulanan BCD sayısı 2'ye bölünebiliyorsa çıkışı Yüksek (lojik 1) olmaktadır.
 - Devrenin doğruluk tablosunu bulunuz.
 - Çıkış ifadesini Karnaugh diyagramı ile sadeleştiriniz.
 - Devreyi sadece VEDEĞİL kapıları kullanarak tasarlayınız.
- Aşağıdaki işlemleri yapan devreleri Yarı-Toplayıcı ve Tam-Toplayıcı kullanarak tasarlayınız.
 - $S = X + Y$ (X ve Y 3 bitlik sayılar olsun)
 - $S = X - Y$ (X ve Y 4 bitlik bir sayı olsun)
 - $S = X + Y + Z + 1$ (X, Y, Z ikişer bitlik sayılar olsun)
- $M = 0$ toplama, $M = 1$ ise çıkarma olacak şekilde üç bitlik X ve Y sayıları için aşağıdaki işlemleri Yarı-Toplayıcı ve Tam-Toplayıcı kullanarak tasarlayınız.
 - $M = 0$, $S = X + Y$
 $M = 1$, $S = X - 4$
 - $M = 0$, $S = X - 3$
 $M = 1$, $S = X + 3$

- Aşağıdaki şekil, anayolun tali bir yola kesiştiği bir kavşak noktasını göstermektedir. Araç tespit edici sensörler C, D (ana yollar) ve A, B (tali yollar) boyunca yerleştirilmiştir. Bu sensörler, araç olmadığı zaman lojik 0, araç olduğu zaman da lojik 1 değerini vermektedir. Kavşaktaki trafik ışığı aşağıdaki mantığa göre kontrol edilmektedir:

Eğer C ve D yönlerinin her ikisi de dolu ise Doğu-Batı (D-B) trafik ışığı yeşil olacak.

C veya D yönlerinden herhangi biri dolu fakat A, B yönlerinden her ikisi de dolu değilse Doğu-Batı (D-B) trafik ışığı yeşil olacak.


C, D yönlerinin her ikisi de dolu değil ise ve A, B yönlerinin her ikisi de dolu ise Kuzey-Güney (K-G) trafik ışığı yeşil olacak.

C, D yönlerinin her ikisi de boş ise ve A, B yönlerinden herhangi biri dolu ise Kuzey-Güney trafik ışığı yeşil olacak.

Hiçbir araç yok ise Doğu-Batı (D-B) trafik ışığı yeşil olacak.

A, B, C ve D sensör girişlerini kullanarak trafik ışıklarının kontrol eden bir devre tasarlayınız. İki adet çıkışı olsun. K-G ve D-B yönlerindeki trafik, ilgili ışıklar yeşil olduğunda akacak.

Devreyi mümkün olduğu kadar basitleştirin, çözümün tüm aşamalarını gösterin ve lojik kapılar kullanarak devreyi tasarlayınız.



6. Sadece 4x1 Çoklayıcılar kullanarak bir 16x1 Çoklayıcı devresini tasarlayınız.

7. a) $F(A, B, C, D) = \sum_m(0, 1, 4, 5, 8, 9, 14, 15)$ fonksiyonu bir adet 8x1 çoklayıcı kullanarak gerçekleştiriniz
 b) $F(w, x, y, z) = \sum_m(0, 1, 2, 3, 4, 6, 7, 8, 13)$ fonksiyonunu bir adet 8x1 çoklayıcıları kullanarak gerçekleştiriniz.
 c) $F(A, B, C, D) = \sum_m(1, 3, 4, 11, 12, 13, 14, 15)$ fonksiyonunu 4x1 çoklayıcıları kullanarak gerçekleştiriniz.

8. $F(w, x, y, z) = \sum_m(0, 2, 5, 7, 8, 10, 13, 15)$ fonksiyonunu;
 a) Bir kodçözücü (decoder) ve bir VEYA (OR) kapısı yardımıyla gerçekleştiriniz.
 b) Bir 8x1 çoklayıcısı yardımıyla gerçekleştiriniz. (Bu işlemi yapmak için w'yı bilgi girişlerine, x,y,z değişkenlerini de seçici girişlerine bağlayınız.
 c) Karnough Diyagramı yöntemini kullanarak sadeleştiriniz ve bulduğunuz sadeleşmişfonksiyonu sadece VEDEĞİL (NAND) kapılarını kullanarak gerçekleştiriniz.

9. Dört giriş bir çıkışlı bir devrenin girişlerinde çift sayıda 1 olduğu zaman (hepsi 0 veya iki tanesi 1 veya hepsi 1 olduğunda) çıkışı 1 olmaktadır.
 a) Doğruluk tablosunu bulunuz.
 b) Karnough diyagramı ile sadeleştiriniz.
 c) Mantık kapıları kullanarak devreyi tasarlayınız.
 d) Çoklayıcı kullanarak devreyi tasarlayınız.

10. BCD kodundan 3-fazlalık koduna dönüştüren kod çevirme devresini bir kodçözücü ve dört VEYA kapısı kullanarak tasarlayınız.

11. Aşağıda verilen Boole fonksiyonlarının doğruluk tablosunu çıkarıp uygun çoklayıcı kullanarak gerçekleştiriniz.

$$A(x, y, z) = \sum_m(1, 2, 4, 6)$$


$$B(x, y, z) = \sum_m(0, 1, 6, 7)$$

$$C(x, y, z) = \sum_m(2, 6)$$

$$D(x, y, z) = \sum_m(1, 2, 3, 5, 7)$$

12. Şekilde, bir araçta belirli durumlar için ışıqla ikaz veren, bir alarm devresi gösterilmektedir. Üç adet anahtar sırayla; sürücü oturduğunda kapı, kontak ve farların durumu için sinyal vermede kullanılır. Bu üç anahtarı giriş olarak kabul ederek, aşağıdaki şartlarda alarm devresini aktif (lojik 1) yapacak mantık devresini tasarlayınız.

- Kontak kapalı iken Farlar açıksa
- Kontak açık iken kapı açıksa



13. $F(A, B, C) = \overline{A} \overline{B} + AC$ Boole fonksiyonunu bir 4x1 çoklayıcı kullanarak gerçekleştiriniz.

14. Aşağıda verilen Boole fonksiyonlarını harici VEDEĞİL (NAND) kapıları ve kodçözücü kullanarak gerçekleştiriniz.

$$F_1(a, b, c) = \Sigma_m(2, 4, 7)$$

$$F_2(a, b, c) = \Sigma_m(0, 3)$$


$$F_3(a, b, c) = \Sigma_m(0, 2, 3, 4, 7) \text{ [veya } \overline{F}_3(a, b, c) = \Sigma(1, 5, 6)]$$

15. Mod girişi M olmak üzere, aşağıda verilen değerlere göre 4 bitlik (A ve B) girişlere göre toplama ve çıkarma işlemlerini birlikte yapan devreyi tasarlayınız. (M = 0 iken toplama, M = 1 iken çıkarma işlemi yapacak, Taşma ve Elde çıkışları da dikkate alınacak)

M	A	B
a)	0	01110110
b)	0	10001001
c)	1	11001000
d)	1	01011010
e)	1	0000 0001



16. Aşağıda verilen dalga şekilleri bir 4x1 çoklayıcının normal ve seçici girişlerine uygulanmaktadır.

Bu girişlere göre çıkışa ait dalga şeklini çiziniz.



17. İzin (enable) girişi olan 4 adet 3x8 kodçözücü ve 1 adet 2x4 kodçözücü kullanarak 5x32'lik bir kodçözücü tasarlayınız.

18. 18Aşağıdaki şekilde görüldüğü gibi bir BCD'den 7 parçalı kodçözücü devrenin A, B, C ve D girişlerine şekildeki gibi a'dan j'ye saat darbeleri sırayla uygulanırsa her bir giriş darbesi için göstergenin gösterdiği ondalık çıkışlar ne olur?




19. İki adet 4x1 çoklayıcı kullanarak bir tam toplayıcı devresini tasarlayınız.

20. Beş bitlik işaretli bir sayı için (2'nin tümleyeni biçiminde) aşağıdaki üç olası çıkışı (Z_0 , Z_1 ve Z_2) veren bir 16x1 çoklayıcı devresini minimum sayıda mantık kapısı kullanarak tasarlayınız.

- Sadece verilen sayı pozitif ise $Z_1 = 1$,
- Sadece verilen sayı negatif ise $Z_2 = 1$,
- Sayı 0 veya 1 veya 2 veya 3 veya -1 veya -5 veya -7 veya -12 veya -15 ise $Z_3 = 1$ olmaktadır.

21. Sadece 2x4 kodçözümler kullanarak 4x16 kodçözümler devresini tasarlayınız.

22. Aşağıda verilen devrenin çıkış fonksiyonu ne olur?



23. $F(A, B, C, D) = CD(A \oplus B)$ fonksiyonunu sadece 4x1 çoklayıcı ve XOR kapısı kullanarak gerçekleştiriniz.

24. B , C ve D kontrol girişlerine sahip bir 8x1 çoklayıcısının I_0 'dan I_7 ya veri girişleri aşağıdaki gibi olsun:

$$I_0 = I_3 = I_7 = 1;$$

$$I_1 = I_2 = A;$$

$$I_4 = I_5 = \bar{A};$$


$$I_6 = 0;$$

Verilen özelliklere sahip çoklayıcı devresini çizerek çıkış fonksiyonunu mintermlerin toplamı olarak bulunuz.

BÖLÜM 5

BİRLEŞİK BELLEK DEVRELERİ

Sayısal sistemlerde sisteme girilen bilgilerin bir yerde depolanması ve gerektiğinde alınıp kullanılması gerekebilir. Bilgilerin geçici veya sürekli olarak saklandığı alanlara bellek adı verilir. Sayısal sistemlerde kullanılan bellek elemanlarını programlanamayan ve programlanabilen bellek elemanları olarak kabaca ikiye ayırabiliriz. İkili bilgiler bir bellek elemanına yaz (write) komutu verilerek yazılır ve benzer şekilde oku (read) komutu ile bellekten ikili bilgi okutulur. Bellekler bilgi depolamaya elverişli depolama bölgelerinden meydana gelir. Herbir depolama bölgesini gösteren bir adres bulunmaktadır. Bellek adresleme, bilgisayar biliminde, bir bellek adresi bellekteki bir bölgenin bir tek tanımlayıcısıdır ki onun aracılığıyla CPU ve diğer sayısal sistemler bir veri parçasını saklayabilirler ve daha sonra çağırabilirler. Her bir depolama bölgesi bir veya daha fazla bitten oluşabilir. Bir belleğin depolayacağı bit sayısı onun kapasitesini belirtir. Şekil 5.1’de görüldüğü gibi, kapasite olarak bellekte adreslenen en büyük depolama alanına kelime (word) denir. Bit, 0 veya 1 değerini tutan bellekteki en küçük alandır. Bu bitlerindört adedi bir araya gelince nibble denilen yarım bayt ortaya çıkar. Sekiz adet bitin bir araya gelmesiyle sayısal sistemlerin tabanını temsil eden bayt ifadesi ortaya çıkmıştır.



Şekil 5.1: Değişik bellek kapasitelerinin gösterimi

Bellekte depolanabilen bit sayısı, daima 2'nin kuvvetidir. Bu değerler genel olarak 1024, 4096, 16384, 32768, 65536 gibi katlanarak artarlar. 2'nin kuvveti olmayan değerler sayısal sistemlerde kullanılmazlar. Bellek adresini meydana getiren bitlerin sayısı bilgisayar bellek kapasitesine bağlıdır. Örneğin, sistemimiz 64K'lık bir bellek kapasitesine sahipse bellek adresi 16 bite ($2^{16} = 65536$ Bayt = 64 K) temsil edilir.

Eğer bir bellek 1 Kilobaytlık bir kapasiteye sahipse bu, 1024 adet 8-bitlik kelime demektir. Sayısal sistemlerde 1 kilo, $2^{10} = 1024$, 1 Mega 1024 Kilo ile ifade edilir. Bellek kapasiteleri genelde 1Kx4 veya 1Kx8 olarak düşünülür. Bunun anlamı, 4-bit kelimeli 1024 bellek alanı, 8-bit kelimeli 1024 bellek alanıdır. Artık günümüz sayısal bilgisayarlarında kapasite olarak, bayt, kilobayt, megabayt ve gigabayt veterabaytlar kullanılmaktadır. Şekil 5.2’de bir PC’de bellek adres bilgisinin onaltılı tabanda (hexadecimal) gösterimi görülmektedir. Ana bellek 232 bayt bir dizidir. Her byte 8-bitlik bir bilgiden oluştuğuna göre, 256 olası 8-bit bilginin biri tutabilir. Şekilden de görüleceği üzere, ana bellek adres aralığı: 0x00000000 ile 0xFFFFFFFF arasındadır. Ancak, kullanıcı programları ve verileri ilk 231 bayt ile sınırlıdır. Adres alanının son yarısında, işletim sistemi ve özel amaçlar için kullanılır.

Programlanabilen birleşik bellek devreler, fiziksel olarak bir tümleşik devre içerisinde VE/VEYA kapıları bulunan ve bu kapıların aralarındaki bağlantıları uygun bir şekilde programlanmasına imkân verecek şekilde tasarlanan karmaşık tümleşik devrelerdir.

0xFFFFFFFF	1000 0000
	
	
0x00000008	0100 1001
0x00000007	1100 1100
A 0x00000006	0110 1110
d 0x00000005	0110 1110
r 0x00000008	0000 0000
e 0x00000004	0110 1011
s 0x00000003	0101 0001
l 0x00000002	1100 1001
e 0x00000001	0100 1111
r 0x00000000	0100 1111

Ana Bellek


Şekil 5.2: Ana bellek adres aralığı

5.1 SALT OKUNUR BELLEK (Read Only Memory-ROM)

Salt okunur bellek (kısaca ROM), n adres girişi ve b bilgi çıkışı bulunan bir birleşik devredir. ROM yapımıcı veya kullanıcı tarafından bir daha değiştirilmemek üzere konulan program komutlarını içerir. Örneğin BIOS ROM belleğe konulur. İki basit ROM teknolojisi vardır. Bunlar bipolar ve MOS'dur. Bipolar erişim hızı yaklaşık olarak 50-90ns. iken, MOS ROM belleklerin erişim zamanı büyüklük derecesi olarak daha yüksektir. ROM bellek, seçilerek oluşturulan açık ve kapalı tek yönlü kontaklar dizisi biçimindedir. Satır ve sütun hatlarının aktifleştirilmesiyle kapalı olan kontakla birleşen sıra hattı "lojik 1", açık kontaklar "lojik 0" olarak kabul edilir. Bu maskeli ROM kontakları, yarı iletkenin son üretim aşamasında küçük iletken atlamaların (jumpers) eklenmesi veya eklenmemesi şeklinde yapılır. Bipolar programlanabilir ROM'lardaki kontaklar ise, kullanıcı tarafından üretildikten sonra kendi yorumuna göre açık devre haline getirilebilen sigorta maddesinden yapılmaktadır. ROM'ların birçok uygulaması olup, karmaşık fonksiyonların gerçekleştirilmesinde sıkça kullanılır. ROM devreleri, programların kalıcı olarak durduğu sadece okunabilen bellek tipi olduğundan özellikle gömülü kontrol devreleri için kod belleği olarak da kullanılır. Devreye elektrik geldiği anda ROM'daki programlar okunmaya başlar. (Örneğin; arabaların yakıt enjekte kontrol sisteminde olduğu gibi) ROM'lar fabrikada örtülü (mask) sadece bir kez programlanır. ROM'ların daha sonra değiştirilmesi mümkün değildir. Yani depolanan bilgi elektrik kesilmesinden sonra kaybolmaz.

ROM'lar bir bellek birimi olup, n girişli ve b çıkışlı birleşik fonksiyonunun doğruluk tablosunu kaydeder. ($2^n \times b$ bit bilgiyi saklayabilir). Mesela, 2048 bitlik (ikililik) bir ROM, 512 sözcükten (word) ve her bir sözcük 4 ikiliden oluşabilir. Bu durumda, $512 = 2^9$ olduğundan, 9 adres girişi ve 4 çıkışı vardır. Aşağıdaki örnekte (Şekil 5.3), 8 sözcük'ün, 4 bitlik çıkış hattın her bir değeri; F_0, F_1, F_2 ve F_3 için istenilen $2^3 = 8$ olup $n = 3$ giriş bilgisi vardır. Her bir fonksiyona ait doğruluk tablosu şeklin sol yanında verilmiştir.


A B C	F ₀	F ₁	F ₂	F ₃
0 0 0	1	0	1	0
0 0 1	1	1	0	0
0 1 0	0	1	1	1
0 1 1	0	1	0	1
1 0 0	1	0	1	0
1 0 1	0	0	1	1
1 1 0	1	1	0	0
1 1 1	1	0	0	1



Şekil 5.3: 3 giriş 4 çıkışlı bir ROM tasarımı ve doğruluk tablosu

Gerçekte ROM aşağıdaki Şekil 5.4’de görüleceği gibi bir kodçözücü ve çıkışı da anahtarlı dizilerden oluşur. Yukarıda ki örneğe göre çıkışları tasarlanmıştır.

Burada kodçözücünün çıkışlarına bağlantılı ise lojik 1 olarak kabul edilir. Bazen ROM çıkışları bir anahtarlamalı VEYA kapıları ile de gösterilir. Verilen ROM’a ait çıkış ifadeleri şu şekilde olur:



Şekil 5.4: Yukarıdaki ROM'un kodçözücü ile tasarımı

$$F0 = \overline{A}\overline{B}\overline{C} + \overline{A}\overline{B}C + \overline{A}B\overline{C} + A\overline{B}\overline{C} + ABC$$

$$F1 = \overline{A}\overline{B}C + \overline{A}B\overline{C} + \overline{A}BC + A\overline{B}\overline{C}$$

$$F2 = \overline{A}\overline{B}\overline{C} + \overline{A}B\overline{C} + A\overline{B}\overline{C} + ABC$$

$$F3 = \overline{A}\overline{B}C + \overline{A}BC + A\overline{B}C + ABC$$

5.1.1 PROM (Programlanabilen Salt Okunur Bellek)

PROM'lar bir defaya mahsus olarak PROM programlayıcısı ile programlanabilen ROMlardır. Bu programlama işi bağlantı kanallarını eritilebilen özel voltaj kullanarak yapılır. Daha ekonomik olan PROM'da yer alan sigortalar, çıkış uçlarından elemana akım darbeleri uygulanarak atılır. Attırılmış bir sigorta bir ikili durumu tanımlarken, sağlam sigorta diğer bir ikili durumu tanımlar. Bu durum kullanıcıya, giriş adresleri ile imalat esnasında depolanmış sözcükler (words) arasında ilişkiye göre donanım bağlantılı programlama imkânı sağlar. Bir kere programlandıktan sonra bu bilgi sabit kalır. Kullanıcı tarafından kendi örnek modellerine göre elektrikle programlanabilen ROM'ların üç tipi vardır. İlk PROM nikel krom karışımından meydana gelen sigorta teknolojisiyle yapılmıştır. PROM'un ikinci bir sigorta modeli polikristalin denilen silikon maddeden yapılan bellektir. Bipolar ROM'larda bu madde hariç nikelkrom sigortalarda olduğu gibi aynı özellikleri içermektedir. Bu tip bellekle sigortayı attırmak için 20-30 mA'lık bir dizi geniş darbeler kullanılır. Üçüncü bipolar PROM tipi kısa devre bağlantılı olanıdır. Bu tipte içerisinde bulunan diyodun ters kutuplandırılması sırasında üzerindeki ters yönlü yüksek elektron akım baskısı, alüminyum atomlarının emiter kontağından emiter-baza doğru geçmesine sebep olurken aynı zamanda emiter-bazı kısa devreyapar.

5.1.2 EPROM (Silinir Programlanır Salt Okunur Bellek)

Şarj depolama makinesini kullanarak bellek dizisindeki anahtarı geçerli/geçersiz hale getirir. PROM programlayıcısı da bu işi sadece bir kez yapar. Ancak, EPROM'u UV (ultra viyola) ışığına tabi tutmakla aygıt silinir ve yeniden programlanabilir hale getirilir. Bu tekrarlama olayı kısıtlıdır ama 100'lerce veya 1000'lerce defa tekrarlanabilir.

5.1.3 EEPROM (Elektrikle Silinir Programlanır Salt Okunur Bellek)

Bu tip bellekler elektrik ile tekrar ve tekrar silinip programlanabilmektedir. EPROM çipleri (chip) üzerinde içerisindeki program veya değerleri silmek için bir pencere açılmıştır. Bu pencereden program belli bir zaman güneş ışığına veya morötesi ışınlarla tutularak silinmektedir. Bu bellekleri programlamak için EPROM programlayıcı adı verilen özel cihazlar geliştirilmiştir. EEPROM'lar birkaç byte'dan 128 KB'a kadar olan aralıklarda, tipik olarak tasarımında kullanıldığı sistemin parametrelerini saklamada rol oynarlar. İlk kullanılan EEPROM'lar 100 defa silme-yazma işlemi gerçekleştirirken, günümüz teknolojisinde kullanılan EEPROM'lar 1.000.000'dan fazla yazma-silme işlemini yerine getirebilmektedirler.

5.1.4 Flaş/Taşınabilir Bellek (Flash Memory)

Katı halli depolama cihazı (solid state storage device) olan Flaş bellekler EEPROM çiplerinin bir türüdür. Yani Flaş Bellek, kaynak gücü kesildiğinde bile sakladığı veriyi tutabilen ve elektronik olarak içeriği silinip, yeniden programlanabilen bir bellektir. 1 Mbitlik bir flaş bellek yaklaşık 2µs’de programlanır. Fakat EEPROM’a göre silme işlemi çip’den çipe değişir. Flaş belleğin silinmesi, flaş kontrol devresi ve silme gerilim anahtarları tarafından bellek hücre dizisine uygulanan darbelerle gerçekleşir. Programlama, okuma ve silme işlemi harici bir mikroişlemci tarafından flaş kontrol devresindeki komut kaydedicisine yazılan 2baytlık komutlarla gerçekleştirilir. Flaş bellekle kullanılan bu komutlar: Belleği oku, Veri tanımlama kodunu oku, Sil/Sil kurulumu, Sil-sağlamasını yap, Program/Program kurulumu, Program - sağlamasını yap komutlarıdır. Flaş bellekler az yer kaplaması, yüksek kapasiteli oluşu ve az enerji harcamasından dolayı sadece taşınabilir USB depolama aygıtı olarak değil, dijital kamera, cep telefonu, oyun konsolu gibi cihazlarda da kullanılmaktadır. Disk veya disketlerdeki elektrik şokları, hassasiyet, mekanik arıza ve nem gibi mahsurlar flaş bellek kartlarında mevcut değildir. Flaş kartta veri transferi sabit bir diske oranla çok daha hızlıdır. Ayrıca, Flaş bellekler; RAM (SRAM)’lar gibi batarya ihtiyacı yoktur ve devre-içi tekrar programlanabilir olmasından dolayı sadece EPROM’ların yerine değil floppy ve sabit disklerin yerine de kullanılırlar.

5.1.5 Dahili/Ana Bellek (Internal / Main Memory)

Komutların ve CPU’nun üzerinde çalıştığı verilerin saklandığı, bilgisayarın ana belleğidir (Main memory). Dahili bellekler, bilgisayarlarda bulunan en hızlı belleklerdir ve genellikle yarı iletken elemanlarından yapılırlar. Bilgisayarlarda bulunan RAM bellekler, dahili belleklerdir.

5.1.6 Harici/Yedek Bellek (External or Auxiliary Memory)


Genellikle bilgisayarın dışında bulunan ve yavaş çalışan taşınabilir veri yedekleme amacıyla kullanılan bir bellek türüdür. Yardımcı bellek olarak da isimlendirilen bu tip bellekte, dahili belleğe göre çok daha büyük hacimli bilgiler saklanabilir. Dahili belleklere göre daha yavaş belleklerdir. Manyetik teypler ve diskler yaygın olarak kullanılan yardımcı bellek türleridir.

Örnek 5.1

3 bitlik bir sayının 10 katını alan mantık devresini ROM kullanarak tasarlayınız. (Öncelikle devrenin doğruluk tablosunu çıkarınız.)

Girişler C B A	Çıkışlar T ₆ T ₅ T ₄ T ₃ T ₂ T ₁ T ₀	Ondalık
0 0 0	0 0 0 0 0 0 0	0
0 0 1	0 0 0 1 0 1 0	10
0 1 0	0 0 1 0 1 0 0	20
0 1 1	0 0 1 1 1 1 0	30
1 0 0	0 1 0 1 0 0 0	40
1 0 1	0 1 1 0 0 1 0	50
1 1 0	0 1 1 1 1 0 0	60
1 1 1	1 0 0 0 1 1 0	70

Tablodan, $T_2 = B$, $T_1 = A$ ve $T_0 = 0$ olduğu görülür. Bundan dolayı, 8x4 boyutunda bir ROM devresi kullanmak yeterlidir.



Şekil 5.5: Örnek 5.1'in tasarımı

Örnek 5.2

BCD'den 7 parçalıya dönüştürücü bileşik devresini bir ROM kullanarak tasarlayınız.

Devrenin doğruluk tablosu aşağıda verildiği gibidir. Buna göre a, b, c, d, e, f, g LED'lerine ait çıkış fonksiyonları aşağıdaki gibi bulunur.

$$a(A, B, C, D) = \Sigma_m(0, 2, 3, 5, 6, 7, 8, 9) + \Sigma_d(10, 11, 12, 13, 14, 15)$$

$$b(A, B, C, D) = \Sigma_m(0, 1, 2, 3, 4, 7, 8, 9) + \Sigma_d(10, 11, 12, 13, 14, 15)$$

$$c(A, B, C, D) = \Sigma_m(0, 1, 2, 3, 4, 5, 6, 7, 8, 9) + \Sigma_d(10, 11, 12, 13, 14, 15)$$


$$d(A, B, C, D) = \Sigma_m(0, 2, 3, 5, 6, 8, 9) + \Sigma_d(10, 11, 12, 13, 14, 15)$$

$$e(A, B, C, D) = \Sigma_m(0, 2, 6, 8) + \Sigma_d(10, 11, 12, 13, 14, 15)$$

$$f(A, B, C, D) = \Sigma_m(0, 4, 5, 6, 8, 9) + \Sigma_d(10, 11, 12, 13, 14, 15)$$

$$g(A, B, C, D) = \Sigma_m(2, 3, 4, 5, 6, 8, 9) + \Sigma_d(10, 11, 12, 13, 14, 15)$$

Bu çıkışlara göre, 16x4 ROM devresi Şekil 5.6'daki gibi tasarlanır. Şekilden de görüldüğü gibi keyfi durum (don't care) girişleri çıkışta yer almamaktadır.



Şekil 5.6: BCD'den 7 parçalıya dönüştürücü yapan ROM devresi

5.2 RAM (Random Access Memory) BELLEKLER

RAM bellekler, içeriğini elektrik akımı oldukça koruyabilen ve veri üzerinde hem okuma hem de yazma işlemi yapılabilen belleklerdir. RAM belleklerde veri geçici olarak tutul-

maktadır. Mikroişlemcili sistem başlatıldığında kendisini veriyle yüklemek için hazır vaziyette beklemektedir. İşlem sırasında üzerlerindeki bilgileri saklarlar ancak güç kesildiğinde bilgiler kaybolur. Statik RAM (SRAM) ve dinamik RAM (DRAM) olmak üzere ikiye ayrılır. SRAM, bipolar ve MOS teknolojisi uygulanarak yapılan bir bellek elemanıdır (flip-flop devrelerle oluşturulurlar). SRAM da üzerinde elektrik olduğu müddetçe veriyi saklar. Bipolar RAM'la MOS RAM arasında belirli bir ayrılık vardır. Bipolar RAM'ın tek bir hücresinde, iki transistör ve akım sınırlayıcı iki direnç kullanılırken, bir MOS RAM hücresi sadece n-kanal MOSFET transistörlerden meydana gelir.

DRAM bellekler ise kapasitör ve ilave transistor devrelerle oluşturulur. Üzerlerindeki veriyi, elektrik verilse bile, en çok birkaç ms (2-3 ms) saklayabilirler. Bu yüzden belleklerindeki verinin gerçek değerini koruyabilmesi için devamlı surette yenilenir. Dinamik adını almasının sebebi de budur. SRAM bellekler, DRAM belleklere oranla daha hızlı ama pahalıdır. Ayrıca DRAM bellekler SRAM belleklere oranla daha az güç harcarlar. Bilgisayarlardaki ana bellekler DRAM bellek tipindedir. Bilgisayarın ana işlemlerin olduğu birim olan CPU (Central Processing Unit) ile bellek arasındaki hız farkını kapatarak performans amaçlı kullanılan önbellekler (cache) SRAM bellek tipindedir.

5.3 PROGRAMLANABİLEN MANTIK CİHAZLAR


Programlanabilen mantık cihazlar (Programmable Logic Devices-PLD), değişik mantık fonksiyonlarını yerine getirmek amacıyla programlanabilen sayısal tümeşik devrelerdir. Bu devrelerin içinde çok sayıda VE, VEYA ve DEĞİL kapıları bulunmaktadır. Tasarımcı bir programlama cihazı kullanarak bu kapılar arasında belli sınırlar içerisinde istediği bağlantıları gerçekleştirebilir. Bu yolla sadece tek bir tümeşik devre kullanılarak karmaşık mantık devreler kolayca gerçekleştirilebilir.

PLD cihazlar, programlanabilen mantık diziler (Programmable Logic Arrays-PLA) ve programlanabilen dizi mantığı (Programmable Array Logic-PAL) olmak üzere temel olarak ikiye ayrılır. PAL'ların tıpkı ROM'larda olduğu gibi, elektrikli programlanabilen ve silinebilir türleri mevcuttur.

5.3.1 Programlanabilen Mantık Diziler

Programlanabilen mantık diziler (Programmable Logic Array), kısaca PLA, aynen bir ROM gibi davranırlar. Ancak ROM'da olduğu gibi mintermlerin hepsi üretilmez. Genel olarak, n girişli çarpımlardan oluşmuş VE kapıları dizisi ile m çıkış için toplama terimlerini içeren VEYA kapıları dizisinin bileşiminden oluşan bir PLA yapısı Şekil 5.7'de gösterilmektedir.

Şekilden de anlaşılacağı gibi, PLA ile çarpımların toplamı şeklindeki fonksiyonlar gerçekleştirilebilir. PLA çok sayıda giriş ve çıkışa sahip bir birleşik devredir. PLA'daki VE kapıları sonlu sayıda olduğundan, bu kullanılan VE kapılarını minimize etmek için verilen fonksiyon sadeleştirilmelidir. Bu sadeleştirilmiş fonksiyon, içerisinde kayıp terimleri bulundurmayaçağından PLA'nın programlanması gereklidir. Bunun içinde PLA program tablosundan (kısaca PLA tablosu da denir) yararlanılır.



Şekil 5.7: PLA devre tasarımı

Örnek 5.3


Aşağıda verilen fonksiyonlar için 4 girişli ve 3 çıkışlı bir PLA devresini tasarlayınız.

$$F_1(A, B, C, D) = \sum_m(0, 1, 2, 3, 12, 13, 14, 15)$$


$$F_2(A, B, C, D) = \sum_m(0, 1, 2, 3, 8, 9, 10, 11)$$

$$F_3(A, B, C, D) = \sum_m(1, 3, 9, 11, 13, 15)$$

Öncelikle her bir mintermlerin toplamı şeklindeki ifadeleri Karnough diyagramı kullanarak sadeleştirilim. Bu durumda;



Sadeleşmiş minterm ifadeler elde edilir. Bu ifadeler kullanılarak PLA için bir doğruluk tablosu oluşturulur. Daha sonra bu tablodan PLA tasarımı yapılır. Tablo oluşturulurken ifadelerde olmayan değişkenler "-" (tire) ile gösterilir. Mesela $F_2 = \bar{D}$ ifadesinde $\bar{D} = 0$, olmayan A, B ve C değişkenleri "---" gösterilmiştir. Bu örnek PLA uygulamaları için çok küçüktür. Burada sadece PLA tasarım işlemlerinin nasıl yapıldığı gösterilmiştir.



Şekil 5.8: Örnek 5.3'ün tasarımı

5.3.2 Programlanabilen Dizi Mantığı

Programlanabilen dizi mantığı (Programmable Array Logic-PAL), PLA'nın özel bir durumu gibi düşünülebilir. İçerisindeki kesişme noktalarında yüzlerce elektronik sigortayla birbirine bağlı yüzlerce kapı vardır. PAL devreleri, programlanabilen n girişli VE kapıları dizisi ile sabit m çıkışlı VEYA kapılarından oluşur. VEYA kapısının sabit olması ve sadece VE kapılarının programlanmasından dolayı, PAL'ın programlanması oldukça basit ve daha ucuzdur. Ancak PROM da olduğu gibi tek tip kapı programlandığı için tasarımında sınırlama söz konusudur. PAL kullanarak yapılan tasarımda mintermlerin toplamı biçimindeki ifadelerin her biri ayrı ayrı sadeleştirilirler. Yani, PLA'dan farklı olarak bir çarpım terimi iki veya daha fazla VEYA kapısı arasında paylaşılamaz. Bu nedenle ortak olan terimler göz önüne alınmaksızın müstakil olarak sadeleştirilir. PAL devreler Genel dizi mantığı (Generic Array Logic-GAL) olarak da adlandırılır. PAL kullanımında, PLD'lerin tümünde olduğu gibi bilgisayar destekli tasarım yöntemleri kullanılır.


Örnek 5.4

Aşağıda mintermleri verilen fonksiyonları PAL kullanarak gerçekleştiriniz.

$$F_1(A, B, C, D) = \Sigma_m(0, 2, 7, 11) + \Sigma_d(12, 15)$$

$$F_2(A, B, C, D) = \Sigma_m(4, 5, 6, 7)$$

$$F_3(A, B, C, D) = \Sigma_m(2, 4, 5) + \Sigma_d(6, 7, 8, 10)$$



$$F_1 = \bar{A}\bar{B}\bar{D} + ACD + BCD$$


$$F_2 = \bar{A}B$$

$$F_3 = \bar{A}B + \bar{B}C\bar{D}$$

Önce her bir fonksiyon Karnaugh diyagramları ile sadeleştirilir. Sonra Tüm çarpım terimlerini kullanarak PAL programlama tablosu oluşturulur. Tablodan PAL devresi tasarımı yapılırken tekrar eden minterm'lerin sadece biri göz önüne alınır. Burada, $F_2(\bar{A}B)$ ifadesi tekrar ettiğinden F_3 çıkışını bir minterm azaltabiliriz. Devrede X ile belirtilen girişler her zaman 0 olup arttırılamayan (korunan) sigortaları göstermektedir. (-) ile gösterilen girişler ise arttırılabilen sigortalardır.

PAL Tablosu:

Çarpım Terimleri	VE Girişleri A B C D F ₂	Çıkışlar (F ₁ F ₂ F ₃)
1	0 0 - 0 -	$F_1 = \bar{A}\bar{B}\bar{D} + ACD + BCD$
2	1 - 1 1 -	
3	- 1 1 1 -	
4	0 1 - - -	$F_2 = \bar{A}B$
5	- - - - 1	$F_3 = F_2 + \bar{B}C\bar{D}$
6	- 0 1 0 -	



Şekil 5.8: Örnek 5.4'ün tasarımı



1. ROM, PLA ve PAL bellek elemanları arasında temel farklar nelerdir?

2. Aşağıda verilen Boole fonksiyonlarının doğruluk tablosunu çıkarıp 8x4 ROM kullanarak gerçekleştiriniz.

$$A(x, y, z) = \sum_m(0, 2, 4, 6)$$

$$A(x, y, z) = \sum_m(0, 1, 4, 7)$$

$$A(x, y, z) = \sum_m(0, 3, 6)$$

$$A(x, y, z) = \sum_m(1, 3, 5, 6, 7)$$

3. 3 bitlik bir sayının karesini alan mantık devresini,
a) 8x4 ROM kullanarak tasarlayınız.
b) PLA kullanarak tasarlayınız.

4. Aşağıda verilen fonksiyonları PLA kullanarak gerçekleştiriniz.

a) $F_1(A, B, C, D) = \sum_m(3, 5, 6, 7)$

b) $F_2 = A\bar{B} + AC$

5. Aşağıda mintermleri verilen fonksiyonları PAL kullanarak gerçekleştiriniz.

$$F_1(A, B, C, D) = \sum_m(0, 1, 2, 3, 8, 9, 10, 11, 14, 15)$$

$$F_2(A, B, C, D) = \sum_m(1, 5, 8, 9, 12, 13)$$

$$F_3(A, B, C, D) = \sum_m(0, 2, 7, 8, 10, 15)$$

6. 3 giriş ve 4 çıkışlı bir bileşik devrenin doğruluk tablosu aşağıda verilmiştir.

Bu devre için PAL programlama tablosunu oluşturunuz.

Girişler A B C	Çıkışlar T ₃ T ₂ T ₁ T ₀
0 0 0	0 1 0 0
0 0 1	1 1 1 1
0 1 0	1 0 1 1
0 1 1	0 1 0 1
1 0 0	1 0 1 0
1 0 1	0 0 0 1
1 1 0	1 1 1 0
1 1 1	0 1 1 1

7. BCD'den 3 fazlalık koda dönüşümünü yapan bir PLA programlama tablosunu oluşturunuz.

8. Bir birleşik devre $F_1(A, B, C, D) = \Sigma_m(0, 3, 4, 7)$ ve $F_2(A, B, C, D) = \Sigma_m(0, 1, 3, 4, 7)$ fonksiyonları ile tanımlanmıştır.
- ROM kullanarak aynı fonksiyonları yerine getiren devreyi tasarlayınız.
 - PAL kullanarak aynı fonksiyonları yerine getiren devreyi tasarlayınız.
 - Tasarımcı ROM ve PAL ile tasarlanan tasarımlardan hangisini tercih etmeli?
9. BCD'den 7 parçalıya dönüştürücü bileşik devresini PLA kullanarak tasarlayınız.


10. Aşağıda tabloda görüldüğü gibi 4 bitlik Gray kodlanmış onlu toplayıcı devresini ROM kullanarak tasarlayınız.

Onlu Rakam	İkili Kodu	4 Bit Gray Kodu
0	0000	0000
1	0001	0001
2	0010	0011
3	0011	0010
4	0100	0110
5	0101	1110
6	0110	1010
7	0111	1011
8	1000	1001
9	1001	1000

NOT: Gray kodlu toplayıcı iki Gray kodlu rakamı toplamalı ve sonuç yine Gray kodlu olmalı (taşma olabilir).
Örneğin: $1011 + 1010 = 0010$ (elde 1) olur. $(7+6=13)$

SIRALI MANTIK (SEQUENTIAL LOGIC) DEVRELERİ

Sıralı Ağ (Sequential Network), geri bildirim yolunda bellek elemanlarının bulunduğu birleşik bir devredir. Şekil 6.1’deki sıralı devre blok diyagramından görüleceği gibi, çıkışlar güncel (present) ve geçmiş (past) giriş değerlerine bağlıdır. Sıralı devrelerde önemli hususlardan biri de girişteki değişikliğin çıkışa yansımaları için beklenmesi gereken gecikme zamanıdır. İşaretlerinin zamanlamasına göre sıralı devrelere zamanlı (senkron) ve eşzamansız (asenkron) olarak ikiye ayrılırlar. Senkron sıralı devrenin davranışı zamanın ayrık anlarında sistem sinyallerindeki bilgilerden tanımlanabilir. Asenkron sıralı devrenin davranışı ise zamanın her hangi bir anındaki giriş sinyalleri ve girişlerin değişim düzenine bağlıdır. Dışarıdan bir etki gelmediği sürece tek kararlı konumda bulunan devreler girişine uygulanan bir darbe ile durum değiştirirler.



Şekil 6.1: Sıralı devre blok diyagramı

Eşzamansız sıralı devrelerde kullanılan bellek elemanları çoğunlukla zaman gecikmeli devrelerdir. Bu gecikmeden dolayı asenkron sıralı devreler bazen kararsız olabilirler. Kararsız (astable) ikili devreler, elektriksel işaretleri üreten osilatörler gibi sürekli konum değiştirirler. Sıralı devreler; bellek elemanı ihtiyaç duyan devrelerde, sayma ve frekans bölme işlemlerinde kullanılırlar.

6.1 TUTUCULAR (Latches) VE FLİP-FLOPLAR

NAND ve NOR kapılarını kullanarak, girişlerindeki değerlere göre çıkışları iki seviyeden (lojik-1 veya lojik-0) birini alabilen ve her iki seviyede kararlı olabilen devreler gerçek-


leştirilebilir. Bu devrelerin iki çıkışı olup, bir çıkışı diğerinin tümleyenidir. En temel sıralı devre elemanları ikili bilgi depolama elemanı olarak kullanılan tutucu (latchler) ve flip-floplardır. Her bir flip-flop diğer temel bir flip-flop devresi üzerinde kurulur. Temel flip-flop devresinde, çıkışlar sadece flip-flop girişlerinden etkilendirirler.

Tutucu (Latch): Tutucu, girişteki bilgi değişmediği sürece ikilik bilgiyi tutan bir devre elemanıdır. Aç/kapa (enable) gibi bir kontrol girişi veya saat darbesi belli bir değerde olduğunda girişe göre tuttuğu bilgiyi değiştirmektedir. Bir tutucu 1 bitlik veriyi kendi üzerinde tutar. Birden çok bitlik veriyi tutmak için ise, sıralı (yan yana) birden fazla tutucuyu kas-kat bağlamak gerekir. Tutucuların bazı problemleri vardır. Bunlar;


- Tutucunun ne zaman etkinleştirileceğinin bilinmesi gerekir.
- Tutucu çabucak etkisizleştirilebilmelidir. Yani, büyük devrelerde tutucuların zamanlamasını kontrol etmek zordur.

Tutucu iki kararlı durumu (bistable state) olan en basit sayısal depolama elemanıdır. Şekil 6.2’de görüldüğü gibi SR (set/reset, kur/sil) tutucular en basit tutucu devreleridir.

Etkin yüksek SR tutucu her iki girişine lojik 0 uygulandığında kararlı durumdadır. Tutucunun başlangıçta RESET’lendiği kabul edildiğinde ($Q = 0$) girişler etkin olmayan durumda (0) olur. Tutucuyu kurmak (SET) için ($Q = 1$), R girişi 0 iken S girişine bir pozitif darbe uygulanır. Eğer tutucunun etkin durumu şekil 6.3 (b) de gösterildiği gibi “düşük” ise, yani $\bar{S}(\bar{R})$ tutucunun her iki girişine lojik 1 uygulandığında da kararlı durumda olur. Yine başlangıçta tutucunun RESET’lendiği ($Q = 0$) ve girişlerin etkin olmayan durumda (1) kabul edildiğini varsayalım. Bu durumda, set için ($Q = 1$), $\bar{R}$ girişi 1 iken ($\bar{S}$) girişine lojik 0 uygulanır. Silmek için (RESET) ise, $\bar{S}$ girişi yüksek iken $\bar{R}$ girişine lojik 0 uygulanır. Etkin durumda aynı anda $\bar{R}$ ve $\bar{S}$ girişlerine lojik 0 uygulanmalıdır. Tutucunun her iki girişine YÜKSEK seviye uygulanırsa çıkış durum değiştirmez. Çıkışlar girişlerden herhangi biri etkin olana kadar eski halini korur. Çıkış önceden ne olursa olsun her iki giriş aynı anda lojik 0 uygulanırsa çıkışın durumu belirsiz olur. Tutucu bu durumda kararsız olarak çalışır. Kararsız çalışma durumuna kullanılmaz, “yasak durum” adı verilir. 74LS279A tümleşik devresi etkin-düşük SR tutucudur. SR tutucunun sembolü Şekil 6.3’de etkin-yüksek SR ve etkin-düşük SR olarak gösterilmiştir.



Şekil 6.2:VEYADEĞİL ile gerçekleştirilmiş tutucu



Şekil 6.3: SR tutucularının sembolü; (a) etkin-yüksek SR, (b) etkin-düşük SR


Flip-Flop: Flip-floplar eşzamanlı iki durumlu (bistable) elemanlardır. Flip-flop ile tutucu arasındaki fark durum değiştirme şekilleridir. Flip-floplar tetikleme ile durum değiştirir, bu nedenle eşzamanlı eleman adı verilir. Tetikleme veya saat girişine darbe uygulanır, bazı flip-flop’lar tetikleme darbesinin yükselen kenarı ile bazıları düşen kenarı ile durum değiştirir. FF’ler saat girişi olan ve bu saat işareti ile durum değiştiren bir bitlik saklama birimleridir. Birden fazla flip-flop bir araya getirilerek birden fazla saklayıcı, sayıcı, bellek vb. birimleri gerçekleştirmek mümkündür. Flip-flop’larda genellikle sil (clear) ve yükle (load) girişleri de bulunmaktadır. Flip-flop’ların biri saklanan bitin normal değeri diğeri de tümleyeni olmak üzere iki çıkışı vardır. Flip-flop’ların ikili durumu, durumunu tekrar değiştirecek giriş işareti değişinceye kadar devam eder. İkili bilgilerin flip-flop’a farklı şekillerde uygulanması sonucu, flip-flop çeşitleri oluşur. Başka bir deyişle; temel flip-flop devre bağlantısının değiştirilmesi ve yeni özelliklerin eklenmesi ile oluşturulan çeşitli flip-flop türleri bulunmaktadır. Bunlardan en çok kullanılanlar; RS (Reset-Set) tipi flip-flop,

Tetiklemeli (clocked) RS tipi flip-flop, JK tipi flip-flop, Ana-Uydu (Master - Slave) tipiflip-flop, D (Data) tipi flip-flop ve T (Toggle) tipi flip-flop olarak sıralanabilir.

6.2 RS VE SAATSİZ (Unclocked) FLİP-FLOP

Reset (R) ve Set (S) kısaca RS flip-flop (kısaca RS-FF) aynı tutucular gibi iki tane VE-YADEĞİL kapısının çapraz bağlanmasıyla elde edilir (Şekil 6.4). RS tutucusundan farklı olarak bir de geçiş sezicisi bulunmaktadır. İki VEDEĞİL kapısıyla da gerçekleştirmek mümkündür. Yapısı basit olan bu flip-flop, diğer karmaşık flip-flop'ların gerçekleştirilmesinde de kullanılır. RS girişleri etkin-yüksek'dir. Doğruluk tablosuna göre, her iki giriş 0 olduğunda çıkış işaretinde bir değişiklik söz konusu değildir. Set girişi 1 iken çıkış aktif (lojik 1) olur. Reset girişi 1 iken ise çıkışın tümleyeni aktif olur. Her iki girişin 1 olduğu durumda ise çıkış tanımlanmamıştır.


S	R	Q	$\bar{Q}$
0	0	değişiklik yok	
0	1	0	1
1	0	1	0
1	1	tanımlanmamış	



Şekil 6.4: VEYADEĞİL kapılarından oluşmuş RS FF, doğruluk tablosu ve simgesi

Bu devre en basit olarak bir Tümleyen (Değil) kapısının gecikmesinden yararlanılarak gerçekleştirilebilir. Bu birkaç nano saniyelik gecikmeden üretilen kısa süreli darbe, sürücü devresine uygulanarak saat işaretinin yükselmesi sırasında çok kısa süreli bir İZİN işareti olarak kullanılır. İdeal flip-flop'larda sadece iki tane durum söz konusudur. Bunlar, set (S) ve reset (R), $QQ = 10$ ve $\bar{Q}Q = 01$ olarak belirtilir. Buna çok benzer flip-flop'lar iki VE-DEĞİL kapısı kullanılarak yapılabilir (Şekil 6.5). Bu durumda $\bar{R} \bar{S}$ girişleri aktif sıfırlar.

$\bar{S}$	$\bar{R}$	Q	$\bar{Q}$
0	0	tanımlanmamış	
0	1	1	0
1	0	0	1
1	1	değişiklik yok	



Şekil 6.5: VEDEĞİL kapılarından yapılan $\bar{R} \bar{S}$ FF doğruluk tablosu ve simgesi

6.3 DİNAMİK SAAT GİRİŞİ OLAN FLİP-FLOP'LAR (Dynamically Clocked Flip-Flops)

Saat işaretleri genellikle sıralı devrelerin senkronizasyonu için kullanılır. Devrelerde belli işlemlerin başlaması için tetikleme amaçlı kullanılırlar. Birden fazla devre aynı saati kullanırsa senkronizasyon sağlanmış olur. Bir flip-flop'un durumu, giriş işaretine göre, ani bir saat darbesi ile değişir. Bu ani değişime tetikleme denir. Saat darbesi pozitif veya negatif olabilir. Flip-Flop'larda iki tip saat girişi bulunmaktadır. Bunlar;


- Statik saat girişi – Saat işaretinin düzeyine duyarlı giriş,
- Dinamik saat girişi – Saat işaretinin kenarlarına duyarlı giriş.

Saat işaretleri daha ziyade bilgisayar mimarisinde kullanılmaktadır. Tüm işlemciler bir iç saat ile çalışmaktadır. Modern işlemciler (çipler) 3.2GHz'e kadar varan frekanslarda çalışmaktadır.


6.4 KENAR TETİKLEME (Edge Triggering)

Kenar tetiklemeye saat girişi seviyesinin eşik değerini aşma anında flip-flop'un durumları değişir. Bu durum, doğru dinamik saat girişi yüksek (high) veya düşük (low) durumlarıdaki eğilime veya harcanan zamana karşı duyarsızdır. Yani bu tip flip-flop'larda, saat darbesi belli bir eşik (threshold) değerini geçtiği an tetikleme gerçekleşir. Şekil 6.6'da görüldüğü gibi, 0'dan 1'e geçiş pozitif (yükselen kenar) ve 1'den 0'a geçiş negatif (düşen kenar) tetiklemedir.

Flip-flop'ların doğru çalışabilmesi için saat darbelerinin düşen veya yükselen tetiklenme zamanlarına göre, giriş değerlerinin belirli bir süre önce istenilen değere ulaşması ve tetikledikten sonra belirli bir süre aynı kalması gerekmektedir. Bu gecikme süreleri düzenleme (set up) ve tutma (hold) süreleri olarak isimlendirilir. Şekil 6.7'de gösterildiği gibi, Gecikmeli (Delay-D) kapı, anlık darbenin düzey değişikliği için (Δt_D) kullanılabilir. Bu gecikme süresi, 74AHC ailesinde 5ns altındadır.




Şekil 6.7: Gecikme zamanı



Şekil 6.6: Kenar tetiklemeler

6.5 ANA / UYDU (Master/Slave) VEYA DARBE TETİKLEME

Birinin diğerini sürdüğü ana/uydu düzen içinde, dinamik saat girişi iki flip-flop ard arda yerleştirilerek gerçekleştirilir. Şekil 6.8'de görüldüğü gibi, uydu devresinin giriş ve çıkışı adından da anlaşılacağı üzere ana devresi tarafından bloke edilmektedir.




Şekil 6.8: Ana/uydu (Master/slave) flip-flop'un uygulanması

Bu düzenleme yine darbe (pulse) tetiklemelidir. Saat darbesi (C), 0 olduğunda tümleyeninin çıkışı 1'dir. Uydunun saat girişi 1 olduğunda flip-flop 'a izin verilir ve ana çıkışlarla uydu çıkışları eşit olur. (Bu anda, C=0 olduğundan ana flip-flop yasaklanmıştır). Darbe olduğunda dış R ve S girişlerindeki bilgi ana flip-flop 'a uygulanır. Veri girişleri ana flip-flop'un üzerine saat darbesi 1 iken yazılır, saat darbesi 0 olduğu durumda uyduya aktarma yapılır. Bu düzen $Q\bar{Q}$ uydu çıkışlarının hiçbir zaman uydunun kendi RS girişlerine bağlanamayacağını garanti eder. Böylece bir ana/uydu flip-flopta, aynı saat darbesiyle girişlerindeki bilgiyi çıkışlara aktarmak mümkündür.


6.6 SAATLİ (Clocked) RS FLİP-FLOP'LAR

Saatli flip-flop'ların çıkış durum değişikliğinin saat darbesine (clock pulse) senkronize edilmesine izin veren ekstra girişleri vardır. Önce kenar-duyarlı (statik clocked) RS flip-flop'ları (RS-FF) inceleyelim. RS flip-flop'lar tetikleme işaretinin yükselen veya düşen kenarı ile durum değiştirirler. RS flip-flop'larda R ve S girişleri mantık 1 olduğunda etkin tetikleme yapılsa dahi çıkışların durumu önceden bilinemez o yüzden bu duruma tanımlanmamış ya da yasak giriş durumu adı verilir. Saatli RS-FF, normal RS-FF ve iki harici kapıdan oluşturulabilir, düzey duyarlı RS-FF ve doğruluk tablosu (uyarım tablosu) ve sembolü aşağıda Şekil 6.9'da gösterilmiştir. Aşağıdaki tablolardaki X, 0 veya 1 (ne olursa olsun) demektir.



Şekil 6.9: Statik saatli (clocked) RS-FF, doğruluk tablosu ve sembolü

Doğruluk tablosundaki ilk beş satır statik giriş ve çıkışları verir. En son dört satır tamamlanmış saat darbesi sonrasındaki çıkış durumlarını gösterir. Burada değişmez (unchanged), çıkış eski konumunu korur manasındadır. Şekil 6.10'da kenar tetiklemeli RS flip-flop'lar için Set, Reset ve Tutma durumlarında çıkışların dalga biçimleri görülmektedir.



Şekil 6.10: Kenar tetiklemeli RS flip-flop ve örnek girişler için çıkış dalga biçimleri


Her bir flip-flop için bir karakteristik tablo vardır. Bu tablolar giriş ve şimdiki duruma $Q(t)$ bağlı olarak gelecek durumu $Q(t+1)$ gösterirler. Yanda RS-FF çalışmasını açıklayan karakteristik tablo görülmektedir.

Karakteristik denklemler ise, gelecek durum $Q(t+1)$ 'i şimdiki durum $Q(t)$ ve giriş cinsinden birer fonksiyon ile ifade etmektedirler. SR-FF'un karakteristik denklemi:

$$Q(t+1) = Q(t)\bar{R}(t) + S(t) \text{ biçimindedir.}$$

6.7 D Flip-Flop

D (Delay) flip-flop, RS-FF doğruluk tablosundaki belirsiz durumları giriş seçenek sayısını azaltarak ortadan kaldırır. D flip-flop bir bitlik veri saklayıcı olarak kullanılır. RS flip-flop'a bir DEĞİL kapısı eklenerek D flip-flop elde edilir. D ucuna '1' yada '0' uygulandıktan sonra gelen ilk tetikleyici geçişinde bu veri çıkışa ulaşır ve orada tutulur. Statik saatli (clocked) D flip-flop açık tutucu (transparent latch) olarak da bilinir. D flip-flop'un Q ve $\bar{Q}$ (çıkışın değili) olmak üzere iki çıkışı, D (Data) veri ve C (Clock) saat girişleri vardır. D flip-flop'un doğruluk (uyarım) tablosu ve sembolü Şekil 6.11'de verilmiştir. Bu tablo D-FF'ün çalışmasını özetlemektedir.





Şekil 6.11: Statik tetiklenen D flip-flop, doğruluk tablosu ve simgesi

D flip flop'un karakteristik denklemi: $Q(t+1) = Q(t)\bar{K}(t) + \bar{Q}(t)K(t) = D$ biçimindedir. Burada; $Q(t)$ mevcut durumu, $Q(t+1)$ sonraki durumu ifade eder. Kısaca, D ikili girişi ne olursa olsun (0 veya 1) sonraki durumu değişmemekte yani giriş bilgisini aynen korumaktadır. Bundan dolayı D-flip flop en temel bellek elemanı adı verilir.

Örnek 6.1

D tipi ana/uydu (master/slave) flip-flop'un Blok diyagramını ve zamanlama diyagramını çiziniz.


D tipi flip-flop'un blok diyagramı aşağıdaki gibidir.



6.8 JK Flip-Flop


JK Flip-Flop, RS FF'ların belirsizlik durumunu ortadan kaldırmak amacıyla geliştirilmiştir. Tanımsız durumların tanımlı hale geldiği JK FF'larda, J ve K girişleri FF'ü JK-FF, RS-FF doğruluk tablosunu sadeleştirir ama iki girişi tutar. Yani, RS-FF'larda ki mevcut geçersiz durumu ortadan kaldırmak için geliştirilmiştir. Geçersiz durumların tanımlı hale geldiği J-K flip-flop'larda J ve K girişleri flip-flop'u set (S) ya da reset (R) etmede S ve R girişleri gibi davranır. Burada, J girişi S'ye K girişi de R'ye karşılık gelir. Eğer saat darbesi (C) çok uzun ise bu durum belirsiz olur ve bundan dolayı JK-FF sadece kesin belir-

lenmiş kısa saat darbeleri kullanılır. JK-FF doğruluk tablosu, sembolü Şekil 6.12’de verilmiştir.



Şekil 6.12: RS flip-flop ve ek lojik kapılarla tasarlanmış JK FF, doğruluk tablosu ve sembolü


JK-FF’un Q (çıkış) ve $\bar{Q}$ (çıkışın değili) olmak üzere iki çıkışı, saat (Clock, kısaca C), J ve K (kontrol girişleri) olmak üzere üç girişi vardır. JK-FF’larda, J=K=1 olduğunda tetiklemeden sonra çıkış değerleri bir önceki konumun tersini alır. Bu işlem “toggle” (konum değiştirme) olarak adlandırılır. Şekil 6.13’depozitif kenar tetiklemeli JK flip-flop için J, K ve C girişlerine göre çıkış (Q) dalga biçimi görülmektedir.



Şekil 6.13:JK flip-flop’un verilen giriş dalga şekilleri için çıkış dalga biçimi

JK FF’ların çalışması Q çıkışının önceki durumu göz önünde tutularak doğruluk tablosunda gösterilirse, Şekil 6.14’daki karakteristik tablo ortaya çıkar. Bu tablodan JK Flip Flop’un karakteristik denklemi: $Q(t+1) = Q(t)\bar{K}(t) + \bar{Q}(t)J(t)$ olur.

Kenar tetiklemenin iki çeşidinin simgeleri Şekil 6.14 (a) ve (b) de görülmektedir. Uygulamada Şekil 6.14 (c)’de görüldüğü gibi flip-flop tümleşik devre (IC) paketleri, saat ve veri girişleri dışında set ve reset girişleri de içerir. Bu ek girişler, saat tetiklemesine gerek olmadan flip-flop’ların önceden ayarlanmasına yardımcı olur.



Şekil 6.14:JK-FF’nun doğruluk tablosu ve sembolleri: a) pozitif kenar tetiklemeli, b) negatif kenar tetiklemeli ve c) negatif kenar tetiklemeli (set ve reset dâhil)

Saatli flip-flop’larda önset (PRESET veya kısaca SET) ve Temizle (CLEAR veya kısaca CLR) girişleri bulunmaktadır. Bu girişler flip-flop’un girişleri ve saat darbesi değerlerine bakılmaksızın çıkışlarını SET ve RESET etmeye yarar. Etkin-düşük olduğundan;

Eğer Clear = 0 ise Q = 0 (RESET)


Eğer Preset = 0 ise Q = 1 (SET)

olur. Eğer her iki giriş lojik 1 ise flip-flop normal giriş değerlerine göre çalışır. Bu işlem bütün flip-flop'lar için geçerlidir.

Örnek 6.2

Aşağıda verilen zaman diyagramını JK-FF için tamamlayınız.

Aşağıda diyagramda görüleceği gibi; Preset 0 konumuna geçince Q çıkışı, JK giriş değerleri ve CLK darbesine bakılmaksızın lojik 1 konumuna geçmektedir. Benzer biçimde Clear 0 konumuna geçince Q çıkışı lojik 0 konumuna geçmektedir.




6.9 T (Toggle) Flip-Flop

T-flip-flop'lar, JK-flip-flop'ların özel bir hali olup JK girişlerini ortak tek bir giriş haline dönüştürülmesiyle meydana getirilir. Toggle: durumdan duruma geçme demektir. T-flip-flop'un Q (çıkış) ve $\bar{Q}$ (çıkışın değili) olmak üzere iki çıkışı, C (Clock) ve T (kontrol girişi) olmak üzere iki girişi vardır. Şekil 6.15'de doğruluk tablosundan da görüleceği gibi, T-FF'larda, T = 0 ise sonraki durum (Q^+) değişmez bir önceki konumunu korur. T = 1 ise, sonraki durum değişir. Çıkış değerleri bir önceki konumun tersi değerini alır. Yani $Q = 0$ ise $Q^+ = 1$, aksi durumda 0 olur. Anlatılan işlemlerin doğruluk tablosuna taşınması ile Şekil 6.15'deki karakteristik tablodan karakteristik denklem:

$$Q^+ = Q(t+1) = T\bar{Q} + \bar{T}Q = Q(t) \oplus T(t) \text{ olarak bulunur.}$$

J	K	Q^+
0	0	0
0	1	1
1	0	1
1	1	0



Şekil 6.15: RS-FF ile kapılardan yapılmış temel T-FF ve karakteristik tablosu

Örnek 6.3

SR ve JK-flip-flop'ların karakteristik denklemlerine ait durum tablosunu bulunuz.

Flip-flop'ların karakteristik denklemleri;

$$\text{SR-FF için: } Q^+ = Q(t+1) = S(t) + Q(t)\bar{R}(t)$$

$$\text{JK-FF için: } Q^+ = Q(t+1) = Q(t)\bar{K}(t) + \bar{Q}(t)J(t)$$

SRQ	Q^+
000	0
001	1
010	0
011	0
100	1
101	1
110	-
111	-

JKQ	Q^+
000	0
001	1
010	0
011	0
100	1
101	1
110	1
111	0

Örneğin önceki durumun $Q=1$ olması durumunda SR ve JK girişlerine 01 uygularsak:


$$\text{SR-FF için } Q+ = 0 + 1.\bar{1} = 0 + 0 = 0$$

$$\text{JK-FF için } Q+ = 1.\bar{1} + \bar{1}.0 = 0 + 0 = 0$$

Her bir giriş için bu hesaplamalar tek tek yapılırsa, aşağıdaki karakteristik tablodaki $Q+$ değerleri bulunur.


6.10 ZAMANLAYICI DEVRELERİ

Mantık tasarımında en sık kullanılan tümleşik zamanlayıcı devreler osilatörlerdir. Osilatör belli frekanslarda kare, sinüs, testere ve üçgen biçiminde dalga işaretleri üreten zamanlama devreleridir. Osilatörler aynı zamanda çıkış işaretinden aldığı işareti kendi işareti yapan bir yükseltici olarak da kullanılırlar. Doğru akımdan herhangi bir devreyi veya cihazı beslemek için yüksek güçte bir alternatif akımı oluşturan osilatörlere invertör adı verilir. Kare dalga üreten osilatörler multivibratör olarak tanımlanır. En çok kullanılan genel amaçlı osilatör 555 devresidir. Bu devre ucuz ve kullanımı kolay olduğu için daha çok tercih edilmektedir. 555'in maksimum periyodu 15 dakikadır. Ancak kaskad bağlamak şartı ile periyodunu ay hatta yıllara çıkartmak mümkündür. 555'in iki çalışma şekli vardır. Bunlar; Kararsız (Astable) ve Tek kararlı (Monostable) çalışma şekilleridir. Aşağıda Şekil 6.16 (a) da kararsız, (b)'de tek kararlı multivibratör dalga biçimleri görülmektedir.



Şekil 6.16: Multivibratör dalga biçimleri

Ayrıca, dışarıdan bir müdahale yapılmadığı sürece bulunduğu durumu sürekli koruyan multivibratör devresi *çift kararlı multivibratör* olarak adlandırılır. Önceki konularda incelediğimiz flip-flop devreleri çift kararlı multivibratörlerdir. Tek kararlı multivibratör devrelerinde dışarıdan bir tetikleme ile kararsız duruma geçirilir belirli bir süre bu durumda kalırlar sonra kararlı duruma geri dönerler. Kararlı durumları mantık 0 veya 1 olabilir. Kararsız durumları ise ters durumlarıdır. Şekil 6.17'de gösterildiği gibi 555 tümleşik devresi, iki karşılaştırmacı, iki transistör, üç direnç, bir flip-flop ve çıkış katından oluşur.



Şekil 6.17: 555 devresinin iç yapısı


Şekil 6.17'deki 555 devresinin bacak bağlantı fonksiyonları şu şekilde özetlenebilir:

- **1 no'lu bacak toprak (ground):** Toprak veya ortak uçtur.
- **2 no'lu bacak tetikleme (trigger):** Bu uç, alt karşılaştırıcı girişidir. Devre çıkışını 1'e kurmak (set etmek) için kullanılır.
- **3 no'lu bacak çıkış (output):** Çıkış ucudur. Çıkış katındaki transistöre bağlı olup yüksek seviyede besleme geriliminin yaklaşık 1,7V altında çıkış sağlar.
- **4 no'lu bacak reset:** Bu uç, çıkışı lojik 0'a götürmek için kullanılır. Bu uca negatif darbe verilirse deşarj transistörü doyuma gider ve çıkış lojik 0 olur.
- **5 no'lu bacak kontrol gerilimi:** Bu uç, $2/3V_{cc}$ değerini sağlayan voltaj bölme noktasına direk erişim sağlar. 555'in voltaj kontrollü çalışmasında kullanılır. Normal çalışmada gürültünün önlenmesi için yaklaşık $0.01\mu F$ 'lık bir kondansatör yardımıyla toprağa verilir.
- **6 no'lu bacak eşik (threshold):** Üst karşılaştırıcı girişidir. Bu uçtaki gerilim $2/3V_{cc}$ 'yi geçince çıkışın lojik 0'a gitmesine sebep olur.
- **7 no'lu bacak deşarj:** Bu uç, Q14NPN tipi transistörün kolektörüne bağlıdır. Çıkış, düşük seviyede iken düşük direnç; yüksek seviyede iken yüksek direnç göstererek kondansatörün şarjını ve deşarjını kontrol eder.
- **8 no'lu bacak besleme:** Besleme geriliminin uygulandığı uçtur. 4,5V ile 16V arasındaki bir besleme gerilimi uygulanabilir.

555 Devresinin Temel Özellikleri

- + 4.5 V ile + 16 V arasındaki besleme gerilimleriyle çalışabilir.
- Çıkışından 200 mA kadar akım çekilebilir.
- Zamanlama için kullanıldığında bir RC devresi yardımıyla süresi μs ile dakikalar arasında değişen darbeler elde edilebilir.
- Zamanlama periyodu besleme gerilimine bağlı değildir.

Tetikleme darbelerini kısaca saat (CLK) olarak tanımlamıştık. Bilhassa flip-flop'ların çalışması için gerekli olan bu saat darbelerini üreten devre en pratik şekilde 555 tümleşik devresi ile yapılabilir. Şekil 6.18'de, 555 entegresi ile yapılmış bir kararsız (astable) kare dalga osilatör devresi görülmektedir.




Şekil 6.18: Kararsız 555 osilatör devresi

Şekil 6.18'deki devrede 2 ve 6 nolu uçlar kısa devre edilip C kondansatörü ile ayarlı bir gerilim kaynağı oluşturulur. Gerilim kondansatörün şarj olmaya başlamasıyla yavaş yavaş artarak $1/3V_{cc}$ 'ye ulaşmadan alt karşılaştırıcı çıkışı $+V_{cc}$ yani lojik 1 olur. Bu anda üst karşılaştırıcı, $-V_{cc}$ yani lojik 0'dır. Bu durumda kontrol flip-flop çıkışında lojik 0'dır. Tüm-

leşik devrenin 3 nolu bacağından elde edilen çıkış ise lojik 1 olur. Ayarlı gerilim, $1/3V_{cc}$ 'yi geçerse alt karşılaştırıcı çıkışı $-V_{cc}$ 'ye ulaşır ve flip-flop çıkışı eski konumunu korur. Ayarlı gerilim $2/3V_{cc}$ 'yi aştığında üst karşılaştırıcı çıkışı değişerek $+V_{cc}$ olur. Bu esnada flip-flop çıkışı lojik 1 ve buna bağlı 3 nolu çıkış lojik 0 olur. Bu durumda deşarj transistörü doyuma gider. Transistör doyuma ulaşınca kondansatör bir zaman sabitine bağlı olarak transistör üzerinden deşarj olur. Bu sırada gerilim $2/3V_{cc}$ 'nin altına indiğinden alt karşılaştırıcı çıkışı lojik 1 olur. Kondansatörün boşalması sone erer. Bu durum sürekli olarak böyle devam ederek (sürekli olarak lojik 1/lojik 0 durumuna bağlı) kare dalga işareti üretilir. Çıkış frekansı:

$$f = \frac{1,44}{(R_1 + 2R_2)C_1}$$

olur. Burada; C kondansatörü R_1 ve R_2 üzerinden şarj olurken sadece R_2 üzerinden deşarj olur. Bazı uygulamalarda belirli süreli tek bir kare dalgaya ihtiyaç duyulabilir. 555'i tek kararlı (monostable) multivibratör olarak çalıştırmak suretiyle tek dalga veya eşzamanlı (senkronize) periyodik işaretler elde etmek mümkündür. Böyle bir devre aşağıda Şekil 6.19'da gösterilmektedir.




Şekil 6.19: Tek kararlı multivibratör devresi

Burada 2 no'lu uç tetikleme girişidir. Bu girişe negatif yönlü bir darbe uygulandığında deşarj olmakta olan C_1 kapasitesi şarj olmaya başlar ve çıkış yüksek gerilim seviyesinde (lojik 1) olur. Kapasitede ki gerilim ($R_1 \times C_1$) zaman sabiti ile yükselir. C_1 kapasitesindeki gerilim $2/3V_{cc}$ 'ye ulaşınca üst karşılaştırıcı konum değiştirerek çıkışın alçak gerilim seviyesine (lojik 0) düşmesine sebep olur. Uygun çalışma için, tetikleme darbesinin süresi çıkış darbesinden daha kısa süreli olması gerekir.

555'li osilatör devreleri kullanarak kare dalga üretici dışında, su seviye kontrolü, frekans bölücü, dokunmalı anahtar, eksik darbe bulma (demodülasyon) vb uygulamalar yapmak mümkündür.

6.11 KRİSTAL OSİLATÖRLER

Bir osilatör, bir alıcıya da verici sabit bir frekansta çalışacak ise yani çalıştığı frekansta az da olsa bir değişiklik olmayacaksa o zaman devredeki osilatörün kristalli olması tercih edilir. Kristal osilatörün ana parçası olan piezoelektrik kristal çoğunlukla kuvars maddenin yapılıdır. Kuvars; çeşitli büyüklüklerde kesilerek, yontularak çeşitli frekanslar için üretilir. Osilatör için üretilmiş bir kuvars yuvarlak vitamin haplarına ya da küçük dikdörtgen prizmaya benzer. Bir kuvars kristaline basınç uygularsak iki kenar arasında bir gerilim oluşturur. Kuvars benzeri maddelerle yapılmış çakmaklar buna bir örnektir. Ters




Şekil 6.20: Kristal (a) sembolü (b) eşdeğer devresi

biçimde bir kuvars kristaline DC gerilim uygularsak bu kez de burkular. Ters bir gerilim uygularsak diğer yönde burkular. AC bir gerilim uygularsak, uygulanan AC gerilimin frekansında her iki yöne burkular yani titreşir. Uygulanan AC geriliminin frekansı, kristalin bir kesim özelliği olan rezonans frekansında ise o zaman en büyük titreşim elde edilir. Kristalin hareketleri mekaniktir. Şekil 6.20’de kristalin sembolü ve eşdeğer devresi görülmektedir. Görüldüğü gibi kristal eşdeğer devresi bir seri/paralel RLC devresi olup, hem seri rezonans hem de paralel rezonans çalışabilir. Seri rezonans devresi L_s , C_s ve R_s elemanlarından oluşurken paralel rezonans C_m elemanının devrenin diğer kısmına paralel olduğu durumda oluşur.


Kristal, bir kütleye sahiptir. Bu sebeple ısındığıya da soğuduğu zaman hacmi dolayısıyla frekansı değişir. Bu değişim az olmasına rağmen hassas devrelerde istenmez. Isıya bağlı frekans kaymasını önlemek için kristaller sabit ısıda çalıştırılır. Sabit ısı, içinde kristal ve termostatlı ısıtıcı bulunan küçük fırınlarla (crystal oven) sağlanır.

Şekil 6.18’deki devreye dikkat edilirse kristal devrede geri besleme elemanı olarak kullanılmaktadır. Kristal rezonans frekansında minimum empedans gösterecek ve maksimum geri besleme yapacaktır. Burada, NPN tipi transistör kuvvetlendirici devresini oluştururken R_1 , R_2 gerilim bölücü devresini oluşturur. RFC (radyo frekans şok) bobini ise kollektöre DC öngerilimi sağlar ve yüksek frekanslı sinyalleri güç kaynağından izole eder. Bobinin, DC’de endüktif reaktansı sıfır, yüksek frekanslarda ise çok yüksektir. C_c kuplaj kondansatörü, kollektör ile baz arasında DC bloklamayı sağlar. Devrenin diğer malzemelerden olabilecek kararsız durumları osilatörün çalışma frekansını etkilemeyecektir. C_c kondansatörü büyük değerli örneğin 10nF gibi seçilir. RFC ise büyük değerli çok spiralli bir bobin olup osilatörün frekansına yüksek empedans göstererek besleme kaynağından kısa devre olmasını engeller.

Düşük frekanslarda kristal osilatörlere bir örnek olarak Şekil 6.22’deki işlemsel kuvvetlendiricili (opamp’lı) devreyi verebiliriz. Bu devrede de kristal seri rezonans olarak kullanılır. Çıkıştaki diyotlar çıkış sinyalini kırparak kare dalga şeklini almasını sağlar. Devre çıkışında kare dalga olması istenmezse diyotlar takılmamalıdır. Bu devrede kristal, geri besleme yoluna seri bağlanmıştır. Dolayısıyla kristal, seri rezonans frekansında çalışır.




Şekil 6.21: Transistörlü Kristal osilatör devresi



Şekil 6.22: Opamp’lı kristal devresi

6.12 SIRALI DEVRENİN ANALİZİ

Sıralı devrenin tutumu girişlerden, çıkışlardan ve flip-flop’ların durumundan belirlenir. Çıkışlar ve sonraki durumlar, girişlerin ve şimdiki durumların fonksiyonlarıdır. Ardışık devrenin analizi, ardışık zaman diliminde girişler, çıkışlar ve iç durumlar için tablo veya diyagram elde etmekten ibarettir. Bir mantık devresinde flip-flop varsa saatli sıralı devre olarak tanımlanır. Saatli sıralı devre örneği aşağıdaki Şekil 6.23’de gösterilmektedir.



Şekil 6.23: Analizi edilen devrenin durum diyagramı

Bu devrede kullanılan her iki (A ve B) flip-flop da, D tipi flip-flop oldukları için şimdiki ve sonraki durumlar için karakteristik denklemleri şu şekilde yazabiliriz:

- Sonraki durum denklemleri:

$$A(t+1) = [A(t) \bar{x}(t)] + x = A\bar{x} + x$$

$$B(t+1) = \bar{A}(t) + x(t) = \bar{A} + x$$

- Şimdiki-durum için çıkış değeri ise:

$$y(t) = (x \oplus B)$$

Yukarıdaki eşitliklerden faydalanarak ve verilen devreye bakarak sıralı devrenin analizi yapılır. Sıralı devrenin analizini yaparken önce durum tablosu ve ondan da durum diyagramı elde edilir. Analizi yapılan devre ve ona ait durum tablosu yukarıdaki devre göz önüne alınarak şu şekilde oluşturulur.

Tablo 6.1: Analizi yapılan devrenin durum tablosu

Şimdiki durum (Present State) A B	Giriş (Input) x	Sonraki durum (Next State) A B	Çıkış (Output) Y
0 0	0	0 1	0
0 0	1	1 1	1
0 1	0	0 1	1
0 1	1	1 1	0
1 0	0	1 0	0
1 0	1	1 1	1
1 1	0	1 0	1
1 1	1	1 1	0

Tablodan şimdiki durumlar; A = 1, B = 0 ve giriş x = 1 olması durumunda Sonraki durum çıkış değerleri şu şekilde bulunur:

$$A(t+1) = A\bar{x} + x = 1 \cdot \bar{1} + 1 = 1$$

$$B(t+1) = \bar{A} + x = \bar{1} + 1 = 0 + 1 = 1$$

Şimdiki-durum için çıkış değeri ise:

$$y(t) = (A \oplus x) = (1 \oplus 0) = 1 \text{ olur.}$$

Benzer şekilde diğer değerlerde tek tek hesaplanarak tabloya eklenir. Bu tablo değerleri kullanılarak devrenin durum diyagramı çizilir. Durum diyagramında her bir durum bir daireyle gösterilir. Durumlar arası geçişler ise yönlü hatlarla belirtilir. Durum diyagramı, du-

rum tablosundaki tüm bilgiyi içerir. Diyagramı çizerken şimdiki durumdan (present state) sonraki duruma (next state) yönlendirilerek (ok yönü) giriş ve çıkış değerleri (x/y) ok üstünde gösterilir. Örneğin; 01'den 11'e giriş/çıkış değerleri 1/0, 10'dan 10'a 0/0 vb. Şekil 6.24'de analizi yapılan sıralı devrenin durum diyagramı görülmektedir.

6.13 JK VE DİĞER Flip-Flop'ların ANALİZİ

Sıralı devrelerde JK, RS veya T tipi flip-flop'lar kullanıldığında da sonraki durum ve çıkışın analizi yapılabilir. Bunun için şu iki adım takip edilir:

1. ADIM: Her bir flip-flop giriş fonksiyonuna ait ifade şimdiki durum ve giriş değişkenleri açısından belirlenir. Sıralı devrenin flip-flop'lara girişler üreten kısmı, flip-flop giriş fonksiyonları veya giriş eşitlikleri adı verilen bir grup Boolean cebri tipindeki fonksiyonları ile tanımlanmaktadır. Bir flip-flop'un giriş fonksiyonunu belirlemek için iki adet harf kullanılır. Bunlarda ilki giriş adını, diğeri ise flip-flop'un adını belirtir. Örneğin; $J_A = Bx + \bar{B}y$ ve $K_A = A \oplus x$ fonksiyonlarını ele alalım: Burada J_A ve K_A iki Boole değişkenini göstermektedir. Değişkenlerin ilk harfleri kullanılacak olan JK flip-flop'un J ve K girişlerini, ikinci harf (A) ise flip-flop adını (A flip-flop'u) belirtir. Bu flip-flop'un çıkışı A tümleyeni $\bar{A}$ olur.

2. ADIM: Sonraki durumu belirlemek için ise flip-flop karakteristik tablosundan yararlanılır. Aşağıda 4 tip flip-flop'a ait karakteristik tablolar görülmektedir. Burada sonraki durum, $Q(t+1)$, girişlerin ve şimdiki durumun, $Q(t)$, bir fonksiyonu olarak tanımlanmaktadır.

RS Flip-Flop				JK Flip-Flop			
S	R	Q+	Durum	J	K	Q+	Durum
0	0	Q	Değişmez	0	0	Q	Değişmez
0	1	1	Reset	0	1	1	Reset
1	0	1	Set	1	0	1	Set
1	1	$\bar{Q}$	Tanımsız	1	1	$\bar{Q}$	Tümleyen


D Flip-Flop			T Flip-Flop		
R	Q+	Durum	T	Q+	Durum
0	0	Reset	0	Q	Değişmez
1	1	Set	1	$\bar{Q}$	Tümleyen

Tablo 6.2: 4 tip flip-flop'a ait karakteristik tablolar

Tablo 6.1'de görüldüğü gibi, D tipi flip-flop'lu sıralı devrenin analizi flip-flop girişleriyle sonraki durum ($Q+$) arasındaki ilişki şimdiki durumdan (Q) bağımsız olup doğrudan sonraki durum denklemlerinden elde edilir. Yani $Q+ = D$ olduğundan sonraki durum değeri D girişinin ikili mantık değerinden doğrudan elde edilir. JK flip-flop'un karakteristik tablosuna göre analizde durum şu şekildedir:

- $J = K = 0$ durumunda; sonraki durum şimdiki duruma eşit olur. Yani, $Q+ = Q$ ya da $Q(t+1) = Q(t)$.
- $J = 0, K = 1$ durumunda; saat darbesi flip-flop'u başlangıç durumuna getirir. Yani, $Q+ = Q(t+1) = 0$ olur.
- $J = 1, K = 0$ durumunda; flip-flop Set konumunda olup $Q+ = 1$ olur.
- $J = K = 1$ durumunda ise; sonraki durum şimdiki durumun tümleyenine eşittir. Yani, $Q+ = \bar{Q}$ olur.

JK flip-flop en kapsamlı özelliğe sahip olup diğer flip-flop'ların özelliklerini de kapsamaktadır. Örneğin RS flip-flop'u tanımsız durum (her iki girişin 1 olması durumu) dışında S




Şekil 6.24: Analizi yapılan devrenin durum diyagramı

yerine J ve R yerine K kullanıldığında JK flip-flop gibi davranır. Benzer şekilde, J ve K girişlerini birbirine bağlanmasıyla tek girişli T flip-flop özelliğini gösterir. Yani her iki girişin 0 olması ($Q^+ = Q$) ve her iki girişin 1 olması ($Q^+ = \bar{Q}$) durumlarında JK ve T flip-flop'un sonraki durumları aynıdır.

Örnek olarak; A ve B biçiminde iki JK flip-flop ve bunlara x ve y girişi ve Z çıkışı ekleyerek oluşan sıralı devrenin flip-flop girişleri ve çıkışa ait eşitlikleri aşağıdaki gibi olsun.

$$J_A = Bx + \bar{B}\bar{y} \quad K_A = B\bar{x}\bar{y} \quad J_B = \bar{A}\bar{x} \quad K_B = A + xy \quad Z = A\bar{x}\bar{y} + B\bar{x}\bar{y}$$

Devre yukarıda ki flip-flop giriş fonksiyonları ve çıkış fonksiyonuna göre aşağıda Şekil 6.25'de görüldüğü gibi çizilir.



Şekil 6.25: Fonksiyonlara göre çizilen mantık devresi

Çizim yapılırken öncelikle flip-flop'lardan başlamak kolaylık sağlar. Daha sonra giriş ve çıkış değişkenlerinin bağlantısı yapılır. JK-FF için karakteristik denklemler:

$$A(t+1) = J_A\bar{A} + \bar{K}_AA$$

$$B(t+1) = J_B\bar{B} + \bar{K}_BB$$

Karakteristik denklemler ve yukarıda verilen eşitliklerle çizilen devrenin durum tablosu elde edilir.

Tablo 6.3: Örnek sıralı devrenin durum tablosu


Şimdiki Durum AB	Girişler XY	Sonraki Durum AB	FF Girişleri JAKA JBKB	Çıkış Z
00	00	11	1010	1
00	01	01	0010	0
00	10	10	1000	0
00	11	00	0001	0
01	00	01	0110	0
01	01	01	0010	0
01	10	11	1000	0
01	11	10	1001	0
10	00	00	1101	1
10	01	00	0001	0
10	10	10	1001	0
10	11	10	0001	0
11	00	00	0101	1
11	01	10	0001	0
11	10	10	1001	0
11	11	10	1001	0

JK flip-flop'un sonraki durum değerleri kendisine ait karakteristik tablodan yararlanılarak bulunabileceği gibi Karakteristik denklemler kullanılarak da tek tek bulunabilir. Örneğin, tablonun en alt satırındaki değerlere bakarak ve karakteristik denklemler kullanarak sonraki durum nasıl bulunduğuşağıda gösterilmektedir.

$$A(t+1) = J_A \bar{A} + \bar{K}_A A = 1x\bar{1} + \bar{0}x1 = 0 + 1 = 1$$

$$B(t+1) = J_B \bar{B} + \bar{K}_B B = 0x\bar{1} + \bar{1}x1 = 0 + 0 = 0$$

Durum tablosundan faydalanarak çizilen sıralı devreye ait durum diyagramı Şekil 6.26'da görülmektedir.



Şekil 6.26: Devreye ait durum diyagramı

Sıralı devrelerde Mealy ve Moore modelleri adında iki tip model vardır. Mealy modelinde çıkışlar hem şimdiki durumların hem de girişlerin fonksiyonudur. Moore modelinde ise çıkışlar sadece şimdiki durumların fonksiyonudur. Flip-flop çıkışlarına özel-veya kapıları kullanılarak Moore modelinde çıkış elde edilebilir. Şekil 6.23 ve Şekil 6.25'deki her iki sıralı devrede Mealy modeline örnek gösterilebilir. Şekil 6.23'den görüleceği gibi çıkış $y = x \oplus B$ olup hem giriş hem de B'nin şimdiki durumuna bağlıdır. Benzer şekilde Şekil 6.25'deki devrede çıkış $Z = Ax \oplus Bxy$ olup hem giriş hem de A ve B'nin şimdiki durumlarına bağlıdır.

Örnek 6.4

Aşağıda çarpımların toplamı şeklinde verilen sıralı devreyi durum tablosu ve durum diyagramı ile birlikte tasarlayınız.

$$D_A(A, B, X) = \Sigma_m(2, 4, 5, 6)$$

$$D_B(A, B, X) = \Sigma_m(1, 3, 5, 6) \text{ ve } y(A, B, X) = \Sigma_m(1, 5)$$

Yukarıdaki eşitliklerden D flip-flop için durum tablosu şu şekilde oluşur:

Tablo 6.4: Örnek 6.4'e ait sıralı devrenin durum tablosu

Şimdiki durum AB	Giriş X	Onlu	Sonraki durum AB	Çıkış y
00	0	0	00	0
00	1	1	01	1
01	0	2	10	0
01	1	3	01	0
10	0	4	10	0
10	1	5	11	1
11	0	6	11	0
11	1	7	00	0

A, B ve x girişlerine göre Sonraki durum ve çıkış ifadeleri 3 değişkenli Karnough diyagramı kullanılarak tek tek bulunur.

BX \ A	00	01	11	10
0				1
1	1	1		1


$$D_A = A\bar{B} + B\bar{X}$$

BX \ A	00	01	11	10
0	1	1		
1	1			1

$$D_B = \bar{A}X + \bar{B}X + AB\bar{X}$$


BX \ A	00	01	11	10
0		1		
1		1		

$$y = \bar{B}X$$



Şekil 6.28: Örnek 6.4'e ait durum diyagramı

Elde edilen bu eşitlikler kullanılarak sıralı devre Şekil 6.27'de görüldüğü gibi tasarlanır.



Şekil 6.27: Tasarlanan sıralı devre

Mealy modelde, çıkış (y) giriş ile A ve B şimdiki durumların her ikisini de içerirken, Moore modelde ise, çıkış sadece şimdiki durumun bir fonksiyonu idi. Bu bağlamda Şekil 6.27'deki sıralı devreye ait durum diyagramı, Mealy modeline göre Şekil 6.28'deki gibi olur.

6.14 Flip-Flop'ların UYARIM TABLOLARI

Tablo 6.2'de verilen flip-flop karakteristik tabloları analizi yapılan devrenin girişleri ve şimdiki durumu bilindiğinde bir sonraki durumu bulmak için kullanılırlar. Ama özellikle sayıcı devre tasarımlarında olduğu gibi, genellikle şimdiki durumdan bir sonraki duruma geçişi sağlayacak flip-flop giriş şartlarının belirlenmesi gerekir. Bunun için verilen bir durum değişimi için gerekli girişleri gösteren uyarım tablosu adı verilen tabloya gereklilik duyulur. Tablo 6.5'de tüm flip-flop'lar için şimdiki durumdan (Q) sonraki duruma (Q+) geçişte flip-flop girişlerinin nasıl olduğunu gösteren uyarım tabloları verilmektedir. Burada X sembolü keyfi durumu (etkisiz şart) belirtmektedir. Yani X, girişin lojik 0 veya lojik 1 olması önemli değil demektir.


Tablo 6.5: Tüm flip-flop'lara ait uyarım tabloları

RS Flip-Flop				JK Flip-Flop				D Flip-Flop			T Flip-Flop		
Q	Q+	R	S	Q	Q+	J	K	Q	Q+	D	Q	Q+	T
0	0	0	X	0	0	0	X	0	0	0	0	0	0
0	1	1	0	0	1	1	X	0	1	1	0	1	1
1	0	0	1	1	0	X	1	1	0	0	1	0	1
1	1	X	0	1	1	X	0	1	1	1	1	1	0




1. a) Sıralı ve birleşik devreler arasında ne fark vardır?
b) Tutucu ve Flip-Flop arasında temel fark nedir?

2. Bir düşen kenar tetiklemeli D flip-flop girişlerine aşağıda verilen giriş işaretleri uygulanırsa Q çıkış dalga biçimi nasıl olur?




3. Bir JK flip-flop girişlerine aşağıda verilen giriş işaretleri uygulanırsa Q çıkış dalga biçimi nasıl olur? (Yükselen kenar tetiklemeli olarak düşününüz.)



4. Düşen kenar tetiklemeli ana/uydu (master-slave) flip-flop aşağıda verilen giriş işaretini almaktadır.

Birinci flip-flop çıkışı P ve ana/uydu birleşiminin çıkışı Q'nun zaman diyagramlarını belirtiniz (Başlangıçta P = Q = 1).



5. Bir Kararsız 555 osilatör devresine ait direnç değerleri; $R_1=6.8 \text{ k}\Omega$ ve $R_2=3.3 \text{ k}\Omega$, kondansatörün değeri $C_1=0.1 \text{ }\mu\text{F}$ ise çıkış frekansı ne olur?

6. T tipi ana/uydu (master/slave) flip-flop'un blok diyagramını ve zamanlama diyagramını çiziniz.

7. A ve B biçiminde iki JK flip-flop ve bunlara ait x girişinden oluşan sıralı devrenin flip-flop girişlerine ait eşitlikler aşağıdaki gibi olsun:

$$J_A = B$$


$$J_B = \bar{x}$$

$$K_A = B\bar{x}$$


$$K_B = \bar{A}x + A\bar{x} = A \oplus x$$

- a) Devrenin mantık tasarımını çiziniz.
- b) Durum tablosunu, A ve B flip-flop'larına ait durum eşitliklerini bulunuz.
- c) Durum diyagramını çiziniz.


8. Aşağıda verilen sıralı devrelerin durum tablolarını bulunuz.




9. X girişi 01101010 dizisi uygulandığında, Z çıkışı 11011111 dizisini üretmektedir. A flip-flop'una ait başlangıç durumu ne olur?




10. Aşağıda verilen sıralı devrelerin durum tablosunu bulunuz ve durum diyagramını çiziniz.




11. Aşağıda verilen sıralı devrenin durum tablosunu bulunuz ve durum diyagramını çiziniz.



12. Aşağıda verilen sıralı devrenin durum tablosunu bulunuz ve durum diyagramını çiziniz.




13. Aşağıda verilen sıralı devrenin durum tablosunu bulunuz ve durum diyagramını çiziniz.



14. Aşağıda verilen sıralı devrede ki Yarı Toplayıcı $EN = 0$ iken toplayıcı ($A+B$), $EN=1$ iken çıkarıcı ($A-B$) olarak çalışmaktadır.

Buna göre devrenin durum tablosunu bulunuz.




15. Aşağıda durum durum tablosu verilen sıralı devreyi D flip-flop'ları kullanarak tasarlayınız.


Şimdiki durum (Present State)			Giriş (Input) X	Sonraki durum (Next State)			Flip-Flop Girişleri		
A	B	C		A	B	C	D _A	D _B	D _C
0	0	0	0	1	0	0	1	0	0
0	0	0	1	0	0	0	0	0	0
0	0	1	0	0	0	0	0	0	0
0	0	1	1	1	0	0	1	0	0
0	1	0	0	0	0	1	0	0	1
0	1	0	1	1	0	1	1	0	1
0	1	1	0	1	0	1	1	0	1
0	1	1	1	0	0	1	0	0	1
1	0	0	0	1	1	0	1	1	0
1	0	0	1	0	1	0	0	1	0
1	0	1	0	0	1	0	0	1	0
1	0	1	1	1	1	0	1	1	0
1	1	0	0	0	1	1	0	1	1
1	1	0	1	1	1	1	1	1	1
1	1	1	0	1	1	1	1	1	1
1	1	1	1	0	1	1	0	1	1

16. a) Aşağıda verilen sıralı devrenin durum tablosunu bulunuz ve durum diyagramını çiziniz.

- b) Aynı sıralı devreyi (a)'da bulunan durum tablosuna göre RS flip-yerine JK flip-flop ve T flip-flop yerine D flip-flop kullanarak tekrar tasarlayınız.



17. Aşağıda durum diyagramı verilen sıralı devrenin durum tablosunu bulup JK flip-flop'ları kullanarak devreyi tasarlayınız.



Saklayıcılar ve sayıcılar sıralı mantık devre tasarımında ve sayısal devre uygulamalarında en çok kullanılan devre elemanlarıdır. Bunlar bilgi saklamak, bilgiyi işlemek ve saymak amacıyla hazırlanan flip-flop'lardan meydana gelen devrelerdir. Kaydedicilerin sayıcılardan farkı, kaydedicilerin sayıcılarda olduğu gibi belirli bir sayma dizisini devamlı tekrarlamamasıdır. Bu bölümde veri saklayıcıları, kayan (shift) saklayıcılar ve sayıcılar üzerinde durulacaktır.


7.1 SAKLAYICILAR (Registers)

Sayısal sistemlerde işlemler, genellikle gruplar halinde düzenlenmiş ikililer olan sözcük (word) veya baytlar (Byte) üzerinden yapılmaktadır. Saklayıcılar, ikili grupların saklandığı ve üzerinde belirli işlemler yapılabildiği sayısal devrelerdir. Flip-flop'lar bir bitlik bilgiyi sakladıklarından her flip-flop bir saklayıcı devresini oluşturur. n-bitlik bir saklayıcı, n FF'lu bir gruptan oluşan n-bitlik bir bilgiyi saklar. Yani, bir saklayıcıdaki flip-flop sayısı depolanan veya işleme konulan veri biti sayısını belirler. Örneğin, her flip-flop 1 bit veri depolarsa, 8 bitlik saklayıcı için 8 flip-flop gereklidir. Tümleşik devre saklayıcıların bit sayısı 4 bitten 4000 bite kadar değişmektedir. İki tip saklayıcı vardır. Bunlar veri saklayıcılar (data registers) ve kayan saklayıcılar (shift registers) olarak adlandırılırlar. Bir veri saklama saklayıcısı gerek duyulana kadar sayısal veriyi saklar. Kayan saklayıcılar ise, veriyi bir flip-flop'tan bir sonrakine öteleyerek işler. Devrenin yapısına bağlı olarak, veri sağa, sola veya hem sağa hem de sola saat darbesiyle, eşzamanlı olarak ötelenir. Saklayıcılar, aritmetik lojik üniteler, bilgisayar mikro denetleyiciler Çevresel Arabirim Denetleyici (PIC) port çoğaltma ve Programlanabilir Lojik Denetleyiciler gibi birçok alanda kullanılmaktadır.

7.1.1 Veri Saklayıcıları


Veri saklayıcıları verinin geçici olarak saklandığı sıralı devre elemanlarıdır. Aşağıdaki Şekil 7.1'de gösterilen devrede D flip-flop'ların saat girişlerini, yükleme darbesindeki (Load pulse) yükselen kenar saklayıcıya yüklendiğini gösterir. Şekilden de görüldüğü gibi bir veri saklayıcısında veri aynı anda girilir (paralel giriş) ve çıkıştan aynı şekilde alınır (pa-

ralet çıkış). Bütün bilgilerin aynı anda flip-flop'lara yüklendiği kaydediciler, paralel kaydediciler olarak adlandırılır. Paralel kaydedicilere bilgi yükleme işlemi, eşzamanlı ve eşzamansız olarak gerçekleşir. Eğer bilgi ilk flip'tan seri olarak yükleniyor ve her tetikleme sinyali ile önceki bilgiler sağa veya sola kaydırılıyorsa, buna seri (veya kaymalı) kaydediciler denir.



Şekil 7.1: D-tip flip-flop'lar için saatli girişler kullanan veri saklayıcı


Aşağıda Şekil 7.2'de görüldüğü gibi, saat girişleri boş bırakılarak da veri yüklemek mümkündür.



Şekil 7.2: Saat girişlerini boş bırakan ama temizle-yükle (clear-load) sıralı darbe isteyen daha karmaşık veri-yükleme tekniği

7.1.2 Kayan (Shift) Saklayıcılar

Kayan saklayıcı, birden fazla flip-flop'un birinin çıkışı diğerinin girişine bağlanmak suretiyle oluşturulmuş sıralı bir devredir. Kayan saklayıcıda, bilgi bitleri sağa veya sola kaydırılabilir. En sade kayan saklayıcı Şekil 7.3'de gösterilmiştir. Her saat darbesi saklayıcının içeriğini bir bit sağa öteler. Şekildeki devrede üç adet flip-flop kullanıldığından 3-bit seri veri girişini kabul eder ve paralel kullanım için saklar. Her flip-flop'un Q çıkışı onun sağında yer alan flip-flop'un D girişine bağlıdır.




Şekil 7.3: D flip-flop'lar ile oluşturulmuş 3-bit kayan saklayıcı


Eğer son flip-flop çıkışı başa doğru D girişine bağlı ise (kesik çizgili kısım ilaveli) bu devre dairesel kayan saklayıcı (circular shift register) veya halka sayıcı (ring counter) olarak bilinir. Dairesel kayan saklayıcıya önyükleme yapılabilir ve bu sayı çıkışta tekrarlanan şablonu sağlamak için kullanılabilir. Paralel modda bilgi, saklayıcının tüm bitlerini bir saat darbesi boyunca aynı anda transfer edilebilir. Bilgisayarlar seri, paralel veya her iki modda çalışabilirler.

Kayan saklayıcılarda veri tek bir hattan her seferinde bir bit olacak şekilde girilir ve çıkıştan aynı şekilde alınır (seri giriş veya seri çıkış) veya hepsi bir defada girilir veya çıkıştan alınır (paralel giriş veya paralel çıkış). Bu veri giriş şekillerine göre kayan saklayıcılar kendi aralarında 4 gruba ayrılırlar. Bunlar;


1. Seri giriş seri çıkış (serial-in serial-out, SISO, CMOS-4731B)
2. Seri giriş paralel çıkış (serial-in parallel-out, SIPO, 74ALS164, 74HC164)
3. Paralel giriş paralel çıkış (parallel-in parallel-out, PIPO, 74LS174, 74HC174)
4. Paralel giriş seri çıkış (parallel-in, serial-out, PISO, 74ALS165, 74HC165)




a) Seri giriş seri çıkış



b) Seri giriş paralel çıkış



c) Paralel giriş paralel çıkış




d) Paralel giriş seri çıkış

Şekil 7.4: Kayan saklayıcı çeşitleri

Bu dört değişik kayan saklayıcı devreleri Şekil 7.4'de gösterilmektedir. Port çoğaltmada en çok kullanılan tip, Seri giriş Paralel çıkış ve Paralel giriş Seri çıkış olan tümleşik saklayıcı devreleridir. Seri giriş Paralel çıkış kayan saklayıcılar çıkış portunu çoğaltmada, Paralel giriş Seri çıkış kayan saklayıcılar ise giriş portunu çoğaltmak amacıyla kullanılır.

Seri giriş - seri çıkışlı kaymalı kaydediciler, kaydedicide kullanılan durum sayısı ve tetikleme işaretinin fonksiyonu olarak üretilen zaman gecikmesi nedeni ile zaman gecikmesi üretmek amacıyla kullanabilirler. Seri giriş-paralel çıkışa sahip kaymalı kaydedicide ise, en yüksek değerli biti temsil eden çıkışın seri girişe bağlanması ile halka sayıcı devresi oluşturulur. Seri veri iletişimi, bir sayısal sistemden diğerine veri iletişimi sırasında gerekli bağlantının hat sayısını azaltmak amacıyla kullanılır. Örneğin, 8 bitlik bir bilginin seri olarak iletilmesi için 8 hat gereklidir. Bu nedenle, bilgisayarlar ve mikroişlemciler arasındaki veri iletişiminin çok hızlı olmasının gerekmediği durumlarda, seri iletişim kullanılır. Bilgisayar veya mikroişlemci temelli sistemlerde veri iletiminin seri olarak yapılması durumunda, seri olarak iletilen bilgilerin işlenebilmesi için paralel bilgilere

dönüştürülmesi gerekmektedir. Şekil 7.5’de 4 bitlik seri-paralel veri dönüştürücü devresi görülmektedir.



Şekil 7.5: 4 bit seriden paralele veri dönüştürücüsü

Normalde bilginin sağa veya sola sadece bir yönde kaydırıldığı kaydedicilerin yanında, bazen bilginin sağa veya sola kaydırılması istenebilir. Bunun için kayma yönünün eklendiği bir kayma yönü girişi ile sağa-sola kaydırmalı kaydedici devre gerçekleştirilebilir. Bu işlemleri gerçekleştirmek için RS, JK ve D tipi flip-flop’ların kullanıldığı kaydedicilerde flip-flop’ların kurma (Set) ve silme (Reset veya clear) girişlerinin bulunması gerekir. Günümüzde, yüksek hızda çift yönlü evrensel (üniversal) TTL 74LS194, 74LS195 veya CMOS 4035 kodlu seri olarak kullanılabilen 4-bitlik çok fonksiyonlu kayan saklayıcı tümleşik devreleri mevcuttur. Bu devreler, solave sağa kayan, seri-paralel, paralel-seri ve paralel paralel veri saklayıcıları olarak kullanıldığından “Evrensel” olarak adlandırılmıştır.

Örnek 7.1

Başlangıç değeri 1101 olan bir sağa kayan saklayıcı devresinin seri girişine 1011011 değeri verildiğinde her saat darbesinden sonra değeri nedir?

Seri giriş değeri, başlangıç değerini MSB’den LSB’ye birer bit sağa doğru yanda görüldüğü gibi kaydırır.

Seri Giriş	Saklayıcı
1	1 1 0 1
1	1 1 1 0
0	1 1 1 1
1	0 1 1 1
1	1 0 1 1
0	1 1 0 1
1	0 1 1 0
1	1 0 1 1

7.2 SAYICILAR (Counters)


Giriş darbelerine (pulses) bağlı olarak, belirli bir durum dizisini yineleyen sıralı devrelere sayıcı denir. Sayıcılar istenilen aralıkta her saat darbesinde ileri veya geri doğru sayma yaparlar. Sayıcılar, saklayıcılarda olduğu gibi n bitlik bilgi tutmanın yanı sıra, her saat çevriminde çıkış uçlarındaki değeri belirli bir sırada değiştiren elemanlardır. Sayıcılar temel sayısal devreleridir. Sayıcılar, sayma işlemlerinde veya sayısal bir sistemde işlemleri kontrol eden zamanlama işaretlerinin elde edilmesinde kullanılır. Sayıcılar flip-flop kullanılarak yapılır, kullanılan flip-flop sayısı sayıcının sayma aralığını belirler. Sayıcıları birkaç farklı biçimde sınıflandırmak mümkündür:

- Sayma kodlanmasına göre; ikili (binary), BCD ya da MOD sayıcılar,
- Sayma yönüne göre; bir yöne karşı ileri/geri veya her iki yönde sayıcılar,
- Tetikleme işaretlerinin uygulama biçimine göre, eşzamanlı (Senkron veya paralel) ve eşzamansız (asenkron veya ripple) sayıcılar

Sayıclar silme ve önyükleme kabiliyetlerine göre de sınıflandırılırlar. BCD (ikili kodlanmış onlu) sayıcı onludur ve genelde görüntüleme (display) devrelerinde kullanılır. Sayıcılar frekans bölücü olarak da kullanılır. Eşzamanlı sayıcıda her bir saat darbesi eşzamanlı olarak bütün flip-flop'ları besler. Eşzamansız sayıcılar için saat darbesi dizideki sadece birinci flip-flop'a uygulanır ve çıkışı ikinci flip-flop'a giriş darbesi olur. Saat darbesi bütün flip-flop dizisi boyunca seri olarak uygulanır.

7.3 EŞZAMANSIZ SAYICILAR

Eşzamansız sayıcılar, yapıları basit sayıcılardır. Sayıcılara bu adın verilmesinin sebebi ise, sayıcıyı oluşturan flip-flop'ların durum değiştirme zamanlarının birbirleri ile aynı olmayışındır. Bu tip sayıcılarda flip flop'lar 'toggle' modunda çalışırlar, yani uygulanan her tetikleme sinyali ile durum değiştirirler. Bu sayıcıları oluşturan flip-flop'ların saat girişleri aynı işaret ile tetiklenmez. İlk flip-flop girişe bağlı bir saat darbesi ile tetiklenir ve daha sonra takip eden her flip-flop bir önceki flip flop'un çıkışı (Q) tarafından tetiklenir. Eğer Q çıkışından tetikleniyorsa ileri (0'dan yukarı doğru sayma), $\bar{Q}$ tümleyen çıkışından tetikleniyorsa (yukarıdan 0'a doğru sayma) geri sayıcı olarak adlandırılır. Şekil 7.6'da; 3 bit ikili, eşzamansız ve ileri sayıcı devresi ve çıkış dalga biçimleri gösterilmiştir. Devrede 3 adet pozitif kenar tetiklemeli JK flip flop kullanılmıştır. Geri sayıcı devrelerinde ise tümleyen ($\bar{Q}$) çıkışından diğer sayıcı saat girişine seri bağlantı söz konusudur.




Şekil 7.6: JK FF'lerden yapılmış 3-bit ikili eşzamansız ileri sayıcı ve dalga biçimi

Geri besleme yoksa n tane flip-flop ile 2^n 'e kadar sayma yapılabilir. Bu tip sayıcılarda flip-flop'lar "toggle" modunda çalışırlar. Yani, uygulanan her tetikleme işaretinde durum değiştirirler. Eşzamansız sayıcıların en önemli dezavantajları, tetikleme yönteminden kaynaklanan yayılım gecikmesidir. Eşzamansız sayıcılarda kullanılan flip-flop'ların gelen her darbe ile konum değiştirmesi (toggle-tümleyen çalışma) istendiğinden J-K veya T flip-flop kullanılır.

Şekil 7.6'daki sayıcıda kullanılan flip-flop çıkışlarındaki dalga biçimlerinden görüleceği gibi; sayıcı devresindeki her bir flip flop'da girişten uygulanan bilginin frekansı ikiye bölünmekte ve 3 kademeli bir sayıcıda girişten uygulanan sinyal $2^3 = 8$ 'e bölünmüş olarak elde edilmektedir. Bu durum; bir sayıcı devresindeki ilk flip-flop'un (LSB) girişine uygulanan işaretin frekansı, en son flip-flop'un (MSB) çıkışında sayıcının sayabileceği maksimum değer kadar bölünmüş olarak elde edilir şeklinde özetlenebilir. Örneğin 40 kHz'lik bir tetikleme darbesine uygulanan 3 kademeli bir sayıcı devresinde; birinci flip-flop'un çıkışında 20 kHz, ikinci flip-flop'un çıkışında 10 kHz, üçüncü flip-flop'un çıkışında ise 5 kHz'lik bir işaret elde edilir. En son flip-flop çıkışında, tetikleme darbesi 8'e bölünmüş olur.

7.4 EŞZAMANSIZ İLERİ/GERİ SAYICILAR

Yukarı sayıcı ve aşağı sayıcı yapısına sahip eşzamansız sayıcılar, küçük bir değişiklik ile hem ileri hem de geri sayıcı yapısında düzenlenebilirler. İleri/geri sayıcının yapısı, her flip-flop çıkışına konan kontrol devresi haricinde bu kısma kadar anlatılan sayıcıların temel yapısından farklı değildir. Kontrol devresi ile bir sonraki flip-flop'un darbe girişine bir önceki flip-flop'un normal çıkışının (Q) ya da tümleyen çıkışının ($\bar{Q}$) bağlanması sağlanır. Aşağıda Şekil 7.7'de negatif kenar tetiklemeli JK flip-flop'larla gerçekleştirilmiş 3 bit'lik eşzamansız her iki yönde (ileri/geri) çalışan ikili sayıcı devresi görülmektedir.




Şekil 7.7: JK FF'larla tasarlanmış 3-biteşzamansız ikili ileri/geri sayıcı devresi

Bilindiği gibi, XOR kapısı her iki girişin aynı olduğunda lojik 0, farklı olduğunda ise lojik 1 idi. Yukarıdaki ileri/geri sayıcı devresinde; sayma modu girişindeki işaret lojik 1 ise, B kapısı aktif olarak Q çıkışının bir sonraki flip-flop'un tetikleme girişine uygulanmasını ve sayıcının geriye saymasını sağlar. Sayma modu girişine lojik 0 uygulandığında ise, A kapısı aktif olarak Q çıkışını bir sonraki flip-flop'un tetikleme girişine uygular ve ileriye sayma işlemi gerçekleşir.

7.5 KADEMELİ SAYICILAR


Başlangıçta sayıcıda kullanılan flip-flop'ların hepsi lojik 0 değerine kurulu değilse sayma işleminde problemler doğabilir. Bunu önlemek için direnç ve kondansatör'den meydana gelen Şekil 7.8 (a)'da görülen sıfır seviyeli silme (sıfırlama) devresi kullanılmaktadır. Bu devrenin çalışması; anahtar kapatılır kapatılmaz kondansatörden maksimum akım geçerek sayısal anlamda lojik 1 olur ve kullanılan flip-flop'ların sıfır seviyesine kurulması gerçekleşmiş olur. Bu durumda tümleşik devrelerin RESET girişleri kullanılır. Şekil 7.8 (b)'de ise bir seviyeli silme devresi görülmektedir. Bu tipte anahtar kapanır kapanmaz akım kondansatörler üzerinden tümleşik devreye ulaşır ve sayısal anlamda tümleşik devre lojik 1'e gider. Bu durumda, sayıcı flip-flop'ları sıfır seviyesine kurulmuş olur.



Şekil 7.8 a) lojik 0 seviyeli kurma, b) lojik 1 seviyeli kurma

Flip-floplar'ın sıfırlama girişleri (Reset veya kısaca R) olduğu gibi ön kurma (Preset-S) ya da Temizle (Clear) adı verilen girişleri de bulunmaktadır. Bu giriş aktif olunca flip-flop'un çıkışı lojik "1" olur. Flip-flop'ların bu Reset ve Preset girişleri kullanılarak sayma işleminin istenilen kademeden başlaması sağlanabilir.

Şekil 7.9'daki devre, kurma ve ön kurma girişleri olmaksızın normalde 3 bitlik olduğu için 000'dan 111'e kadar saymaktadır. Ancak öndeki 0 seviyeli kurma devresi ile 001 (onlu 1)'den başlayıp 4'e kadar sayan bir sayıcı devresidir.



Şekil 7.9 Bir'den 4'e kadar kademeli sayma yapan sayıcı devresi

Şekil 7.9'da görüldüğü gibi, anahtar kapatıldığında kondansatör boş olduğu için, ikinci ve üçüncü (B ve C) flip-flop'ların kurma (Reset) uçları ile birinci (A) flip-flop'un ön kurma (Preset) ucuna lojik "0" darbesi uygulanır. Bu durum, birinci flip-flop'un (LSB) lojik 1 değerine kurulması, diğer flip-flop'ların ise lojik 0 değerine kurulması demektir. Yani sayma işlemi flip-flop sırasına göre CBA = 001 (onlu 1)'den başlar. Sayma işlemi 011'den (onlu 3) sonra yani 4'e ulaşınca sayıcı devresi hızla (C'nin tümleyeninden) sıfırlanır. Ardından tekrar 1'den başlayıp 4'e kadar (4 dahil değil), 1,2,3, 1,2,3 şeklinde sayma tekrar eder durur. Benzer şekilde, kademeli sayma işlemi bu 0 seviye kurma anahtarını kullanarak yapıldığı gibi 1 seviyeli anahtar kullanılarak da yapılabilir.


7.6 EŞZAMANSIZ MOD'LU SAYICILAR

Flip-flop'lar sıfırlama girişleri (reset) sahip olduğu gibi ön kurma (preset) girişlerine de sahiptirler. Preset girişi aktif olunca flip-flop'un çıkışı lojik 1 değerine kurulur. Hem ön kurma hem de sıfırlama girişlerine sahip flip-flop'ların kullanılmasıyla sayma işleminin istediğimiz kademede (Mod'da) başlaması sağlanabilir olduğu bir önceki konuda belirt-

1. Sayma işlemine ait tablo oluşturulur

1. Sayma işlemine ait tablo oluşturulur
2. Tablonun en altına sıfırlamanın yapılacağı sayı yazılır
3. Sayıcıda kullanılacak flip-flop adedi ve türü belirlenir
4. n sayıcıda kullanılacak flip-flop adedini göstermek üzere $\text{Mod-}2^n$ sayıcıya ait prensip şeması çizilir
5. Sıfırlama kapısı bütün flip-flop'ların Reset (Clear) girişlerine uygulanarak sıfırlama işlemi gerçekleştirilir


Şekil 7.10'da bir eşzamansız MOD-6 sayıcısı gösterilmiştir. Aşağıdaki bu sayıcıda, $n=3$ adet flip-flop kullanıldığından $2^n = 2^3=8$ farklı durum (MOD-8) bulunmaktadır. Sayıcı normal ikili sayıcı gibi 000'dan başlayıp CBA = 110 (onlu 6)'a kadar sayar. 6'ya gelince, B ve C flip-flop'ları lojik 1 (A ise lojik 0) olduğundan bu B ve C çıkışları bir VEDEĞİL kapısı ile sıfırlanarak sayıcı başlangıç 000 konumuna getirilir. Burada en soldaki flip-flop (A) LSB, en sondaki flip-flop (C) ise MSB temsil etmektedir.



Şekil 7.10 MOD-6 sayıcı devresi

Önceki verilen eşzamansız ikili ileri sayıcıda, bütün çıkış işaretleri aynı zamanda değişmektedir. Bu tür sayıcılarda MSB durumu = 111 olduğunda, çıkışlar belirli aralıklarla değişerek, sırayla 0 olmaktadır. Şimdi, eşzamansız sıralı devrelerin incelenmesine örnek olarak, ondalık MOD-10 (BCD) sayıcısının çalışmasını inceleyelim. Bilindiği gibi BCD sayısı 0'dan (0000) 9'a kadar (1001) onlu sayıların ikili karşılıklarına karşılık gelir. Tablo 7.1'de görüldüğü gibi, bir onlu hane ikili kodda en az dört bitle temsil edildiğinden MOD-10 sayıcısı için 4 adet flip-flop'a ihtiyaç duyulur. Sıfırlama işleminin yapılacağı sayı 10'dur.

Yandaki tabloda görüldüğü gibi, MOD-10 sayıcı normal ikili sayıcı gibi sıfır (0000)’dan başlayıp 9’a kadar sayacaktır. Sonra, DCBA = 1010 (10)’a gelince, B ve D flip-flop’ların çıkışları lojik 1 olduğundan sıfırlama kapısını her iki girişi lojik 1 seviyesine çekeceğinden dolayı çıkış lojik 1 olur ve bu çıkış bir VEDEĞİL kapısı ile (Reset) girişlerine uygulandığından sayıcı tekrar sıfır (0000) sayısına yani başlangıç konumuna getirilir. Şekil 7.11’de eşzamansız MOD-10 ya da BCD sayıcı devresinin negatif kenar tetiklemeli JK flip-flop’ları ile tasarımı görülmektedir.




Şekil 7.11 Negatif kenar tetiklemeli JK flip-flop'lu MOD-10 sayıcı devresi

Tablo 7.1: Mod-10 sayıcı sayma işlemi tablosu


Saat Darbesi (CLK)	Çıkışlar D C B A
0	0 0 0 0
1	0 0 0 1
2	0 0 1 0
3	0 0 1 1
4	0 1 0 0
5	0 1 0 1
6	0 1 1 0
7	0 1 1 1
8	1 0 0 0
9	1 0 0 1
10	1 0 1 0

Genel olarak n tane flip-flop'tan oluşmuş bir Mod- 2^n eşzamansız sayıcıda en düşük değerli biti (LSB) taşıyan flip-flop girişlerine uygulanan tetikleme işareti (CLK) en son flip-flop çıkışında 2^n 'e bölünmüş haliyle görülecektir. Eşzamansız ileri sayıcı tasarlarken; flip-flop pozitif kenar tetiklemeli ise en düşük değerlikli biti taşıyan flip-flop hariç diğer bütün flip-flop'ların tetikleme işareti bir önceki flip-flop'un $\bar{Q}$ çıkışından alınır. Flip-Flop düşen kenar tetiklemeli ise (bkz Şekil 7.11) en düşük değerlikli biti taşıyan flip-flop hariç diğer bütün flip-flop'ların tetikleme işareti bir önceki flip-flop'un Q çıkışından alınır. Geriye sayma işlemlerinde ise, Şekil 7.12'de gösterildiği gibi yukarıdakilerin tam tersi çıkış uçları kullanılır.



Şekil 7.12 Pozitif kenar tetiklemeli JK flip-flop'lu MOD-10 sayıcı devresi

Eşzamansız sayıcıların ileri ya da geri sayma işlemini tetikleme işaretinin bir önceki flip-flop'un hangi çıkışından alındığına göre belirlendiği daha önce söylemiştik. Şekil 7.13'de 4 bitlik (MOD-16) ileri/geri eşzamansız sayıcı devresi görülmektedir.




Şekil 7.13 MOD-16 eşzamansız ileri/geri sayıcı devresi

İleri/Geri girişi lojik 1 yapılırsa flip-flop'lara etkiyen tetikleme işareti bir önceki flip-flop'un $\bar{Q}$ çıkışı olacağından devre ileri sayıcı olarak çalışacaktır. İleri/Geri girişi lojik 0 olursa bu durumda tetikleme işareti bir önceki flip-flop'un Q çıkışından alınacağından devre geri sayıcı olarak çalışacaktır.

7.7 EŞZAMANSIZ TÜMLEŞİK SAYICI DEVRESİ

Değişik tipte (TTL ve CMOS) tümleşik sayıcı devresi bulunmaktadır. Bunlardan birisi Şekil 7.14'de gösterilen TTL ailesine ait 74LS293 eşzamansız ikili ileri sayıcı devresidir. Bu tümleşik devre 4 bitlik olup içerisinde 4 adet JK flip-flop vardır.



Şekil 7.14 (a) 74LS293 tümleşik sayıcı ve (b) iç yapısı


Yukarıdaki şekilde de görüldüğü gibi bu sayıcı devresinde iki adet (CP0 ve CP1) saat darbesi girişi vardır. Q₀, Q₁, Q₂ ve Q₃ sırayla flip-flop çıkışlarını belirtmektedir. MR₁ ve MR₂ ise harici VEDEĞİL girişleri için kullanılmaktadır. Devrenin çalışması için gerekli olan DC gerilim uçları Vcc ve GND (toprak) ile belirtilmiştir. Diğer NC uçları boşta kalan uçları gösterir.

Örnek 7.2

Girişine ($\overline{CP0}$) 10 kHz'lık bir saat darbesi uygulanan 74LS293 tümleşik devresi MOD-10 sayıcı olarak çalıştığında **a)** çıkış frekansını nedir? **b)** çıkış bağlantıları nasıl olur?


- a)** Çıkış frekansı: $10\text{kHz}/10 = 1\text{ kHz}$ olur.
- b)** Bağlantı uçları yandaki gibi olur:

74LS293'ün MR₁ ve MR₂ girişleri kullanılarak dışarıdan herhangi bir kapı bağlantısına gerek duymadan istenilen mod'da sayıcı elde edilebilir. Fakat üç veya daha fazla lojik 1 seviye çıkışını (11, 13, 14 gibi) denetlemek istendiğinde bu mümkün değildir.



7.8 EŞZAMANLI SAYICILAR

Eşzamanlı (senkron) sayıcı; tüm flip-flop'ların saat darbesi girişlerinden aynı anda tetiklendiği sayıcı tipi olarak bilinir. Darbe gecikmesinden dolayı, sayıcı kısa zaman dilimi için geçici ve yanlış cevap gösterebilir. Eğer sonuç ek bir mantık elemanı ile sürülürse, bu geçici durum sahte darbeye yol açabilir. Bu sorun eşzamanlı saat girişi ile önlenir. Eşzamanlı sayıcılarda tüm çıkış işaretleri aslında aynı anda konum değiştirirler. Bir flip-flop'un konum değiştirmesi o sırada flip-flop girişlerinde belirlenir. Eşzamanlı sayıcıları eşzamanlı sayıcılardan ayıran ana özellik, saat darbelerinin (CLK) sayıcıda yer alan tüm flip-flop'ların Şekil 7.15'de görüldüğü gibi, saat girişlerine paralel (aynı anda) uygulanmasıdır. Flip-flop'un davranışı darbe süresince J ve K girişleri ile belirlenir. J ve K, 0 olduğunda flip-flop'ların çıkışları değişmez. J=K=1 olduğu "toggle" durumunda ise flip-flop tümleyeni alır.



Şekil 7.15: Eşzamanlı 3-bit ikili ileri sayıcı devresi

Sayma dizisi verilen bir eşzamanlı sayıcın tasarımında şu sıra takip edilir:


1. Önce tasarımda kullanılacak flip-flop türü ve adedi belirlenir.
2. Sayma işlemine ilişkin durum tablosu oluşturulur.
3. Flip-Flop geçiş (uyarım) tabloları kullanılarak her bir flip-flop için geçişlere ait gerekli giriş değerleri bulunur.
4. Her bir flip-flop için bulunan giriş değerleri Karnaugh diyagramı yöntemi ile sadeleştirilir.
5. İndirgenmiş eşitliklerden eşzamanlı sayıcı devresi çizilir.

Eşzamanlı sayıcıların tasarımında kullanılan flip-flop'ların tetikleme türü tasarım için belirleyici bir özellik değildir. Eşzamanlı sayıcılar çalışma hızı açısından eşzamansız sayıcılardan daha üstündür. Her bir durum için kullanılan sıralı devre elemanının yayılım gecikmesi süresi kadar gecikmesi vardır. Ancak tasarımda kullanılan devre elemanları eşzamansız sayıcılara göre daha fazladır.

Örnek 7.3


3 bitlik eşzamanlı ikili ileri sayıcının JK flip-flop'larla tasarlayınız ve çıkış dalga biçimlerine ait zaman diyagramını çiziniz.

3 bit olması devrede 3 adet flip-flop'un kullanılması ve eşzamanlı olduğu içinde tüm flip-flop'lara paralel saat darbesi (clock pulse) uygulanacak biçimde sayıcının Şekil 7.16'da görüldüğü gibi tasarlanması gerektiğini belirtir.



Şekil 7.16: 3 bit eşzamanlı (paralel) sayıcı

Sayıcının devresinin çalışmasını anlamak için her saat vurusuna göre çıkışların değişimine bakmak gerekir. Başlangıç olarak tüm flip-flop'un çıkışının sıfır durumunda olduğunu kabul edelim. İlk olarak, A çıkışı başlangıç durumunda başlayarak her saat vurusunda durum değiştirmektedir. Bu durum için A'nın tümleyen kipte, J₀ ve K₀ girişlerinin de sürekli lojik 1 (yüksek) konumunda tutulması gerekmektedir. B çıkışı ise A'nın lojik 1 olmasını takip eden saat darbelerinde durum değiştirir. Durum değiştirme 2, 4, 6, 8, no'lu saat darbelerinde gerçekleşir. Bu değişimi sağlamak için J₁ ve K₁ girişlerine A bağlanmalıdır. A = 1 ve saat darbesinin yükselen kenarı geldiğinde ikinci flip-flop tümleyen kipte çalışır. Bu arada C çıkışı, sadece A ve B çıkışlarının her ikisi birden lojik 1 olduğu durumda değişir. J₂ ve K₂ girişlerine A ve B çıkışlarının VE kapısından geçirilmiş hali uygulanmalıdır. Q₀ ve Q₁ çıkışlarının her ikisi birden lojik 1 olduğunda VE kapı çıkışı da lojik 1 olur. Bu lojik 1 durumu, J₂ ve K₂ girişlerine uygulanarak C flip-flop'unun tümleyen kipte çalışmasını sağlar. Çıkışlardan herhangi biri sıfır olduğun zaman J₂ ve K₂ girişlerine sıfır uygulandığından C flip flop'u değişmez kipte çalışır ve C çıkışı durum değiştirmeden kalır. Şekil 7.17'de ki zamanlama diyagramında görüldüğü gibi, en son saat darbesinde (8 no'lu durum) sayıcı başlangıç konumuna (sıfıra) geri dönecektir.



Şekil 7.17: 3 bit eşzamanlı sayıcının zamanlama diyagramı

Örnek 7.4

4 bit ikili sayıcıdaki flip-flop'ların her birinin gecikmesi 10ns ise, sayıcının en fazla gecikmesi ve çalışabileceği en büyük frekans nedir?

Flip-flop'ların 1'den 0'a geçerken $4 \times 10\text{ns}$ en fazla gecikme olmaktadır.

$$f_{\text{MAX}} = 1/40 \times 10^{-9} = 25 \text{ MHz}$$

7.9 EŞZAMANLI İLERİ/GERİ SAYICILAR

Bir eşzamanlı ikili sayıcıda en küçük değerlikli bit'e ait olan flip-flop çıkışının her saat darbesi sonunda tümleyeni alınır. Buda eğer sayıcı tasarımında JK flip-flop'ları kullanıyorsak J ve K girişlerinin lojik 1'de tutulmasıyla mümkündür. Diğer konumlardaki flip-flop'lardan herhangi birine ait çıkışın, bir saat darbesi geldiğinde daha düşük dereceli tüm bitler 1 iken tümleyeni alınır. Düşük dereceli bitlerin hepsi 1 ise bir darbe sonrası hepsi 0 olacaktır. Eşzamanlı sayıcı devrelerinde kullanılan VE kapıları J ve K girişleri için gerekli lojiği oluşturmaktadır. Örneğin, eşzamanlı 3 bitlik ileri bir sayıcının şimdiki durumu 100 iken bir sayma darbesi sonrası durumu 101 olacaktır. Geri sayan bir sayıcıda ise VE kapılarının girişlerine önceki flip-flop'ların normal Q çıkışları değil, tümleyen $\bar{Q}$ çıkışları uygulanmalıdır. Geri saymada şimdiki durumu 100 iken bir saat darbesi sonrası ikili durum 011 olacaktır.

2^n durumundan geçen ikili sayıcıların tasarımında T tipi flip-flop'ların kullanılması daha uygundur. Bunun nedeni, T flip-flop'un girişi 1 olduğunda durum değiştirmesi ki buda sayıcının tanımını anlatır. Şekil 7.18'de 2 bit ikili eşzamanlı ileri ve geri sayıcı devresini T flip-flop'ları ile tasarımı gösterilmiştir. İki bit olduğu için tasarımda iki adet flip-flop kullanılması gerekir. $2^2 = 4$ olduğundan sayıcının sayma dizisi 0, 1, 2, 3, 2, 1, 0... biçimindedir. Tasarlanacak olan sayıcıya ait sayıcı durum tablosunu oluşturmak için T flip-flop'a ait uyarım tablosundan faydalanılır.

Uyarım tablosunda sayıcı için flip-flop çıkışlarındaki değişim ve bu değişimlerin elde edilebilmesi için flip-flop girişine uygulanması gereken giriş fonksiyonları yer almaktadır. Yukarıdaki uyarım tablosu ve sayma dizisinin şimdiki ve sonraki durumları gözönüne alınarak sayıcıya ait durum tablosu Tablo 7.2 gösterildiği gibi oluşturulur. Tabloda ki her bir flip-flop için bulunan giriş değerleri Karnough diyagramı veya herhangi bir sadeleştirme yöntemi kullanılarak sadeleştirilir. Burada sadece iki değişken olduğu için Boole teoremleri kullanılarak kolaylıkla sadeleştirme yapılır.

Tabloda t_n şimdiki durumu (present state), t_{n+1} ise sonraki durumu (next state) ifade etmektedir. $At_n \Rightarrow At_{n+1}$ ifadesi şimdiki durumdan sonraki duruma A flip-flop'un değişimini belirtmektedir.

Tablo 7.2: Sayıcıdurum tablosu

Tetikleme	Flip-Flop Çıkışları		FF çıkışlarındaki değişim		FF Girişleri	
CLK	AB	AB	A	B	T_A	T_B
t_n	t_n	t_{n+1}	$At_n \Rightarrow At_{n+1}$	$Bt_n \Rightarrow Bt_{n+1}$	t_n	t_n
0	00	01	$0 \Rightarrow 0$	$0 \Rightarrow 1$	0	1
1	01	10	$0 \Rightarrow 1$	$1 \Rightarrow 0$	1	1
2	10	11	$1 \Rightarrow 1$	$0 \Rightarrow 1$	0	1
3	11	10	$1 \Rightarrow 1$	$1 \Rightarrow 0$	0	1
2	10	01	$1 \Rightarrow 0$	$0 \Rightarrow 1$	1	1
1	01	00	$0 \Rightarrow 0$	$1 \Rightarrow 0$	0	1
0	00	01	$0 \Rightarrow 0$	$0 \Rightarrow 1$	0	1

T flip-flop'un uyarım tablosu

$Qt_n \Rightarrow Qt_{n+1}$	T
$0 \Rightarrow 0$	0
$0 \Rightarrow 1$	1
$1 \Rightarrow 0$	1
$1 \Rightarrow 1$	0


Örnek 7.6

$0 \Rightarrow 2 \Rightarrow 4 \Rightarrow 6 \Rightarrow 1 \Rightarrow 3 \Rightarrow 5 \Rightarrow 7 \Rightarrow 0 \Rightarrow 2 \Rightarrow \dots$ biçiminde periyodik olarak sayan bir eşzamanlı sayıcı devresini;

- JK flip-flop'lar kullanarak tasarlayınız.
- T flip-flop'lar kullanarak tasarlayınız.
- D flip-flop'lar kullanarak tasarlayınız.

a) $0 \Rightarrow 2 \Rightarrow 4 \Rightarrow 6 \Rightarrow 1 \Rightarrow 3 \Rightarrow 5 \Rightarrow 7 \Rightarrow 0 \Rightarrow 2 \Rightarrow \dots$ biçiminde periyodik olarak sayan bir eşzamanlı sayıcı devresini JK flip-flop'lar kullanarak tanımlanan işlem sırasına uygun bir şekilde tasarlayalım.

- Eşzamanlı sayıcıyı bir durum makinesi ile ifade edelim: Şekil 7.20'de $0 \Rightarrow 2 \Rightarrow 4 \Rightarrow 6 \Rightarrow 1 \Rightarrow 3 \Rightarrow 5 \Rightarrow 7 \Rightarrow 0 \Rightarrow 2 \Rightarrow \dots$ biçiminde periyodik olarak sayan senkron sayıcı devresine ait durum makinesi görülmektedir.
- Kullanılacak flip-flop tipi ve sayısını belirleyelim: Bu örnek için kullanılacak olan flip-flop tipi JK flip-flop olarak verilmiştir. Sayıcıda kullanılan en büyük sayı değeri 7 olduğu için bu sayma işlemi gerçekleştirmek için 3 tane flip-flop kullanmak yeterli olacaktır. 3 tane flip-flop kullanarak toplam 8 tane ($2^3 = 8$) yani 0'dan 7'ye ($2^3 - 1 = 7$) kadar sayma işlemi gerçekleştirilebilmektedir.



Şekil 7.20: $0 \Rightarrow 2 \Rightarrow 4 \Rightarrow 6 \Rightarrow 1 \Rightarrow 3 \Rightarrow 5 \Rightarrow 7 \Rightarrow 0 \Rightarrow 2 \Rightarrow \dots$ biçiminde periyodik olarak sayan eşzamanlı sayıcıya ait durum makinesi ve her bir durum için flip-flop çıkışları

- Sayıcıya ait durum tablosunu oluşturalım: $0 \Rightarrow 2 \Rightarrow 4 \Rightarrow 6 \Rightarrow 1 \Rightarrow 3 \Rightarrow 5 \Rightarrow 7 \Rightarrow 0 \Rightarrow 2 \Rightarrow \dots$ biçiminde periyodik olarak sayan eşzamanlı sayıcıya ait durum tablosu aşağıda verilmiştir. Dikkat edilirse sayıcıdaki her bir sayı değişimi tek tek bu tabloda yer almaktadır.
- Sayıcıya ait uyarım tablosunu oluşturalım: Tasarlanacak olan sayıcıya ait sayıcı tablosunu oluşturmak için JK flip-flop'a ait uyarım tablosundan faydalanılmıştır. Hatırlanacağı üzere flip-flop uyarım tablosu flip-flop çıkışındaki değişikliklerin elde edilebilmesi için girişlerin ne olması gerektiğini gösteren tablodur.

Uyarım tablosunda sayıcı için flip-flop çıkışlarındaki değişim ve bu değişimlerin elde edilebilmesi için flip-flop girişine uygulanması gereken giriş fonksiyonları yer almaktadır. Sayıcıya ait sayıcı tablosu şu şekildedir.

Saat	Flip-flop çıkışları		Flip-flop çıkış değişimleri			Flip-flop giriş fonksiyonları					
CLK	CBA	CBA	C	B	A	J_C	K_C	J_B	K_B	J_A	K_A
t_n	t_n	t_{n+1}	$t_n \Rightarrow t_{n+1}$	$t_n \Rightarrow t_{n+1}$	$t_n \Rightarrow t_{n+1}$	t_n	t_n	t_n	t_n	t_n	t_n
0	000	010	$0 \Rightarrow 0$	$0 \Rightarrow 1$	$0 \Rightarrow 0$	0	X	1	X	0	X
1	010	100	$0 \Rightarrow 1$	$1 \Rightarrow 0$	$0 \Rightarrow 0$	1	X	X	1	0	X
2	100	110	$1 \Rightarrow 1$	$0 \Rightarrow 1$	$0 \Rightarrow 0$	X	0	1	X	0	X
3	110	001	$1 \Rightarrow 0$	$1 \Rightarrow 0$	$0 \Rightarrow 1$	X	1	X	1	1	X
4	001	011	$0 \Rightarrow 0$	$0 \Rightarrow 1$	$1 \Rightarrow 1$	0	X	1	X	X	0
5	011	101	$0 \Rightarrow 1$	$1 \Rightarrow 0$	$1 \Rightarrow 1$	1	X	X	1	X	0
6	101	111	$1 \Rightarrow 1$	$0 \Rightarrow 1$	$1 \Rightarrow 1$	X	0	1	X	X	0
7	111	000	$1 \Rightarrow 0$	$1 \Rightarrow 0$	$1 \Rightarrow 0$	X	1	X	1	X	1

Şimdiki durum(t_n)		Sonraki durum(t_{n+1})	
CBA	Onlu	CBA	Onlu
000	0	010	2
010	2	100	4
100	4	110	6
110	6	001	1
001	1	011	3
011	3	101	5
101	5	111	7
111	7	000	0

JK flip-flop'un uyarım tablosu

$Q_t \Rightarrow Q_{t+1}$	J	K
$0 \Rightarrow 0$	0	x
$0 \Rightarrow 1$	1	x
$1 \Rightarrow 0$	x	1
$1 \Rightarrow 1$	x	0

5. Her bir flip-flop için bulunan fonksiyonları sadeleştirilim: Sadeleştirme işlemine tabi tutulacak flip-flop giriş fonksiyonları şu şekildedir:

$$J_C(C,B,A) = \sum_m(2, 3) + \sum_d(4, 5, 6, 7),$$

$$K_C(C,B,A) = \sum_m(6, 7) + \sum_d(0, 1, 2, 3),$$


$$J_B(C,B,A) = \sum_m(0, 1, 4, 5) + \sum_d(2, 3, 6, 7),$$

$$K_B(C,B,A) = \sum_m(2, 3, 6, 7) + \sum_d(0, 1, 4, 5),$$

$$J_A(C,B,A) = \sum_m(6) + \sum_d(1, 3, 5, 7),$$


$$K_A(C,B,A) = \sum_m(7) + \sum_d(0, 2, 4, 6).$$

Bu giriş fonksiyonlarını Karnough diyagramlarına Şekil 7.21’de görüldüğü gibi yerleştirip flip-flop’lar için sadeleşmiş giriş fonksiyonlarını buluruz.



Şekil 7.21: JK flip-flop giriş fonksiyonlarının K-diyagramları sadeleştirilmesi

6. Bulunan sadeleşmiş giriş fonksiyonlarıyla sayıcı devresini çizelim: Bir önceki işlemde bulunan sadeleşmiş giriş fonksiyonları kullanılarak sayıcı devresi JK flip-flop’lar ile Şekil 7.22’de görüldüğü gibi elde edilir.



Şekil 7.22: $0 \Rightarrow 2 \Rightarrow 4 \Rightarrow 6 \Rightarrow 1 \Rightarrow 3 \Rightarrow 5 \Rightarrow 7 \Rightarrow 0 \Rightarrow 2 \Rightarrow \dots$ biçiminde periyodik olarak sayan eşzamanlı sayıcının JK flip-flop’lar kullanılarak gerçekleştirilmesi

- b) $0 \Rightarrow 2 \Rightarrow 4 \Rightarrow 6 \Rightarrow 1 \Rightarrow 3 \Rightarrow 5 \Rightarrow 7 \Rightarrow 0 \Rightarrow 2 \Rightarrow \dots$ biçiminde periyodik olarak sayan bir eşzamanlı sayıcı devresini T flip-flop’lar kullanarak tanımlanan işlem sırasına uygun bir şekilde tasarlayalım.

1. Sayıcıyı bir durum makinesi ile ifade edelim: (a) şıkında görülen Şekil 7.20’de $0 \Rightarrow 2 \Rightarrow 4 \Rightarrow 6 \Rightarrow 1 \Rightarrow 3 \Rightarrow 5 \Rightarrow 7 \Rightarrow 0 \Rightarrow 2 \Rightarrow \dots$ biçiminde periyodik olarak sayan eşzamanlı sayıcı devresine ait durum makinası verilmiştir.
2. Kullanılacak flip-flop tipi ve sayısını belirleyelim: Bu örnek için kullanılacak olan flip-flop tipi T flip-flop olarak verilmiştir. Sayıcıda kullanılan en büyük sayı değeri 7 olduğu için bu sayma işlemini gerçekleştirmek için 3 tane flip-flop kullanmak yeterli olacaktır. 3 tane flip-flop kullanarak toplam 8 tane ($2^3 = 8$) yani 0’dan 7’ye ($2^3 - 1 = 7$) kadar sayma işlemi gerçekleştirilebilmektedir.
3. Sayıcıya ait durum tablosunu oluşturalım: $0 \Rightarrow 2 \Rightarrow 4 \Rightarrow 6 \Rightarrow 1 \Rightarrow 3 \Rightarrow 5 \Rightarrow 7 \Rightarrow 0 \Rightarrow 2 \Rightarrow \dots$ biçiminde periyodik olarak sayan eşzamanlı sayıcıya ait durum tablosu yukarıda verilmiştir.
4. Sayıcıya ait sayıcı tablosunu oluşturalım: Tasarlanacak olan sayıcıya ait sayıcı tablosunu oluşturmak için T flip-flop’a ait aşağıdaki uyarım tablosundan faydalanılmıştır. Uyarım tablosunda sayıcı için flip-flop çıkışlarındaki değişim ve bu değişimlerin elde edilebilmesi için flip-flop girişine uygulanması gereken giriş fonksiyonları yer almaktadır.

JK flip-flop’un uyarım tablosu

$Q_t \Rightarrow Q_{t+1}$	T
$0 \Rightarrow 0$	0
$0 \Rightarrow 1$	1
$1 \Rightarrow 0$	1
$1 \Rightarrow 1$	0

Sayıcuya ait sayıcı tablosu şu şekilde olur:

Saat	Flip-flop çıkışları		Flip-flop çıkış değişimleri			Flip-flop giriş fonksiyonları		
CLK	CBA	CBA	C	B	A	T_C	T_B	T_A
t_n	t_n	t_{n+1}	$t_n \Rightarrow t_{n+1}$	$t_n \Rightarrow t_{n+1}$	$t_n \Rightarrow t_{n+1}$	t_n	t_n	t_n
0	000	010	$0 \Rightarrow 0$	$0 \Rightarrow 1$	$0 \Rightarrow 0$	0	1	0
1	010	100	$0 \Rightarrow 1$	$1 \Rightarrow 0$	$0 \Rightarrow 0$	1	1	0
2	100	110	$1 \Rightarrow 1$	$0 \Rightarrow 1$	$0 \Rightarrow 0$	0	1	0
3	110	001	$1 \Rightarrow 0$	$1 \Rightarrow 0$	$0 \Rightarrow 1$	1	1	1
4	001	011	$0 \Rightarrow 0$	$0 \Rightarrow 1$	$1 \Rightarrow 1$	0	1	0
5	011	101	$0 \Rightarrow 1$	$1 \Rightarrow 0$	$1 \Rightarrow 1$	1	1	0
6	101	111	$1 \Rightarrow 1$	$0 \Rightarrow 1$	$1 \Rightarrow 1$	0	1	0
7	111	000	$1 \Rightarrow 0$	$1 \Rightarrow 0$	$1 \Rightarrow 0$	1	1	1

5. Her bir flip-flop için bulunan fonksiyonları sadeleştirelim: Sadeleştirme işlemine tabi tutulacak flip-flop giriş fonksiyonları şu şekildedir:

$$T_C(C,B,A) = \sum_m (2, 3, 6, 7),$$

$$T_B(C,B,A) = \sum_m (0, 1, 2, 3, 4, 5, 6, 7),$$

$$T_A(C,B,A) = \sum_m (6, 7).$$

Bu giriş fonksiyonlarını Karnough diyagramlarına Şekil 7.23’de görüldüğü gibi yerleştirip flip-flop’lar için sadeleşmiş giriş fonksiyonlarını buluruz.

BA \ C	0	1
00	0	0
01	0	0
11	1	1
10	1	1

$$T_C = B$$

BA \ C	0	1
00	1	1
01	1	1
11	1	1
10	1	1


$$T_B = 1$$

BA \ C	0	1
00	0	0
01	0	0
11	0	1
10	0	1

$$T_A = CB$$

Şekil 7.23: T flip-flop giriş fonksiyonlarının K-diyagramlarıyla sadeleştirilmesi

6. Bulunan sadeleşmiş giriş fonksiyonlarıyla sayıcı devresini çizelim: Bir önceki işlemde bulunan sadeleşmiş giriş fonksiyonları kullanılarak sayıcı devresi T flip-flop'lar ile Şekil 7.24'de görüldüğü gibi elde edilir.



Şekil 7.24: $0 \Rightarrow 2 \Rightarrow 4 \Rightarrow 6 \Rightarrow 1 \Rightarrow 3 \Rightarrow 5 \Rightarrow 7 \Rightarrow 0 \Rightarrow 2 \Rightarrow \dots$ biçiminde periyodik olarak sayan eşzamanlı sayıcının T flip-flop'lar kullanılarak gerçekleştirilmesi

- c) $0 \Rightarrow 2 \Rightarrow 4 \Rightarrow 6 \Rightarrow 1 \Rightarrow 3 \Rightarrow 5 \Rightarrow 7 \Rightarrow 0 \Rightarrow 2 \Rightarrow \dots$ biçiminde periyodik olarak sayan bir eşzamanlı sayıcı devresini D flip-flop'lar kullanarak tanımlanan işlem sırasına uygun bir şekilde tasarlayalım.
1. Sayıcıyı bir durum makinesi ile ifade edelim: (a) şıkında görülen Şekil 7.20'de $0 \Rightarrow 2 \Rightarrow 4 \Rightarrow 6 \Rightarrow 1 \Rightarrow 3 \Rightarrow 5 \Rightarrow 7 \Rightarrow 0 \Rightarrow 2 \Rightarrow \dots$ biçiminde periyodik olarak sayan senkron sayıcı devresine ait durum makinası verilmiştir.
 2. Kullanılacak flip-flop tipi ve sayısını belirleyelim: Bu örnek için kullanılacak olan flip-flop tipi D flip-flop olarak verilmiştir. Sayıcıda kullanılan en büyük sayı değeri 7 olduğu için bu sayma işlemini gerçekleştirmek için 3 tane flip-flop kullanmak yeterli olacaktır. 3 tane flip-flop kullanarak toplam 8 tane ($2^3 = 8$) yani 0'dan 7'ye ($2^3 - 1 = 7$) kadar sayma işlemi gerçekleştirilebilmektedir.
 3. Sayıcıya ait durum tablosunu oluşturalım: $0 \Rightarrow 2 \Rightarrow 4 \Rightarrow 6 \Rightarrow 1 \Rightarrow 3 \Rightarrow 5 \Rightarrow 7 \Rightarrow 0 \Rightarrow 2 \Rightarrow \dots$ biçiminde periyodik olarak sayan senkron sayıcıya ait durum tablosu (a) şıkında verilen Tabloda verilmiştir.
 4. Sayıcıya ait sayıcı tablosunu oluşturalım: Tasarlanacak olan sayıcıya ait sayıcı tablosunu oluşturmak için D flip-flop 'a ait aşağıda görülen uyarım tablosundan faydalanmıştır. Uyarım tablosunda sayıcı için flip-flop çıkışlarındaki değişim ve bu değişimlerin elde edilebilmesi için flip-flop girişine uygulanması gereken giriş fonksiyonları yer almaktadır.

D flip-flop'un uyarım tablosu

$Q_{t_n} \Rightarrow Q_{t_{n+1}}$	D
$0 \Rightarrow 0$	0
$0 \Rightarrow 1$	1
$1 \Rightarrow 0$	0
$1 \Rightarrow 1$	1

Sayıcıya ait sayıcı tablosu şu şekilde olur:

Saat	Flip-flop çıkışları		Flip-flop çıkış değişimleri			Flip-flop giriş fonksiyonları		
CLK	CBA	CBA	C	B	A	D_C	D_B	D_A
t_n	t_n	t_{n+1}	$t_n \Rightarrow t_{n+1}$	$t_n \Rightarrow t_{n+1}$	$t_n \Rightarrow t_{n+1}$	t_n	t_n	t_n
0	000	010	$0 \Rightarrow 0$	$0 \Rightarrow 1$	$0 \Rightarrow 0$	0	1	0
1	010	100	$0 \Rightarrow 1$	$1 \Rightarrow 0$	$0 \Rightarrow 0$	1	0	0
2	100	110	$1 \Rightarrow 1$	$0 \Rightarrow 1$	$0 \Rightarrow 0$	1	1	0
3	110	001	$1 \Rightarrow 0$	$1 \Rightarrow 0$	$0 \Rightarrow 1$	0	0	1
4	001	011	$0 \Rightarrow 0$	$0 \Rightarrow 1$	$1 \Rightarrow 1$	0	1	1
5	011	101	$0 \Rightarrow 1$	$1 \Rightarrow 0$	$1 \Rightarrow 1$	1	0	1
6	101	111	$1 \Rightarrow 1$	$0 \Rightarrow 1$	$1 \Rightarrow 1$	1	1	1
7	111	000	$1 \Rightarrow 0$	$1 \Rightarrow 0$	$1 \Rightarrow 0$	0	0	0


5. Her bir flip-flop için bulunan fonksiyonları sadeleştirilim: Sadeleştirme işlemine tabi tutulacak flip-flop giriş fonksiyonları şu şekildedir:

$$D_C(C,B,A) = \sum_m (2, 3, 4, 5),$$

$$D_B(C,B,A) = \sum_m (0, 1, 4, 5),$$


$$D_A(C,B,A) = \sum_m (1, 3, 5, 6).$$

Bu giriş fonksiyonlarını Karnaugh diyagramlarına Şekil 7.25'de görüldüğü gibi yerleştirip flip-flop'lar için sadeleşmiş giriş fonksiyonlarını buluruz.



Şekil 7.25: D flip-flop giriş fonksiyonlarının K-diyagramlarıyla sadeleştirilmesi

6. Bulunan sadeleşmiş giriş fonksiyonlarıyla sayıcı devresini çizelim: Bir önceki işlemde bulunan sadeleşmiş giriş fonksiyonları kullanılarak sayıcı devresi D flip-flop'lar ile Şekil 7.26'da görüldüğü gibi elde edilir.





Şekil 7.26: $0 \Rightarrow 2 \Rightarrow 4 \Rightarrow 6 \Rightarrow 1 \Rightarrow 3 \Rightarrow 5 \Rightarrow 7 \Rightarrow 0 \Rightarrow 2 \Rightarrow \dots$ biçiminde sayan eşzamanlı sayıcının D flip-flop'lar kullanılarak gerçekleştirilmesi.

9. On tabanındaki 2 sayısından saymaya başlayan ön kurmalı 4 bitlik eşzamansız ikili ileri sayıcı devresini JK flip flop'ları kullanarak tasarlayınız.

10. 4 bitlik eşzamanlı ikili ileri ve geri sayıcı devresini T flip-flop'ları kullanarak tasarlayınız.

11. 3 bitlik eşzamanlı ikili ileri/geri sayıcı devresini JK flip-flop'ları kullanarak tasarlayınız.


12. Aşağıdaki D flip-flop'lardan ve VEYA kapılarından oluşan sıralı devre aynı anda aynı hızdaki saat darbeleri (CLK) ile tetiklenmektedir. Herbir durum için aşağıda verilen zaman diyagramını tamamlayınız ve bu sıralı devrenin durum diyagramını çiziniz. (Şekilde görüldüğü gibi tüm çıkışlar sıfır olduğunda ($Q = 0$) sayıcı saymaya başlasın).



13. $3 \Rightarrow 5 \Rightarrow 2 \Rightarrow 1 \Rightarrow 0 \Rightarrow 3$ biçiminde periyodik olarak sayan bir eşzamanlı sayıcı devresini T flip-flop'lar kullanarak tasarlayınız ve zaman diyagramını çiziniz.

ANALOG /SAYISAL VE SAYISAL /ANALOG ÇEVİRİCİLER

Çoğu zaman sayısal sistemler ve analog gereçler arasında bir arabirim olmak zorundadır. Sayısal sistemler kendi içerisinde işlem yaparken ikilik sayıları kullanır. Dış çevrebirimleri ise bu sayılar ile çalışmaz, çoğunlukla analog işaret ile çalışırlar. Bu iki sistemin birlikte kullanılabilmesi için dönüşüm zorunludur. Bilindiği gibi sayısal işaret iki ayrı gerilim seviyesindedir. Analog işaret ise maksimum ve minimum seviyede sürekli değişmektedir. Şekil 8.1’de analog giriş ve çıkışa sahip tipik bir sayısal sistem yapısı görülmektedir. Sistemin sol tarafında 0 ile 8V arasında gerilim değişimine sahip bir giriş işareti uygulanmaktadır. Özel bir kodlayıcı gibi davranan analogdan sayıya çevirici (ADC), analog giriş işaretini sayısal sistemin kullanacağı sayısal bilgiye dönüştürmektedir. İşlenen verinin tekrar çevre birimine gönderilebilmesi için analog değere dönüştürülmesi gerekir. Sayısal sistemin işleminden sonra analog gerilim seviyesini gösteren voltmetrenin kullanacağı analog bilgi özel bir kodçözücü gibi davranan sayısalanaloğa çevirici (DAC) tarafından dönüştürülür.




Şekil 8.1: A/D ve D/A dönüştürücüler kullanan bir elektronik sistem

8.1 SAYISALDAN ANALOĞA ÇEVİRİCİ (Digital to Analog Converter)

Sayısalanaloğa çevirici (Digital to Analog Converters), kısaca DAC devreleri sayısal giriş işaretini analog çıkışa dönüştürürler. Şekil 8.2 (a)’da sayısalanalog çevirimi tanımlamaktadır. Çeviricini sol tarafında ikili girişler uygulanmakta, çıkışta ise bu girişlere uygun gerilim seviyeleri bir voltmetre tarafından ölçülmektedir. Bu analog ölçüm sonuçları, Şekil 8.2 (b)’deki doğruluk tablosunda ayrıntılı olarak gösterilmektedir. Doğruluk

tablosuna göre, tüm ikili girişler lojik 0 (düşük seviye) olduğunda çıkış gerilimi 0 volt'dur. İlk giriş işareti (A) lojik 1 (yüksek), diğerleri (DCB) lojik 0 (düşük) yani DCBA = 0001 olduğunda çıkış gerilimi 1V olur. Benzer şekilde ikili girişler DCBA = 0010 olduğunda çıkış gerilimi 2V, DCBA = 1001 olduğunda çıkış gerilimi 9V ve tüm giriş işaretleri yüksek yani lojik 1 ise DCBA = 1111 olduğundan çıkış gerilimi maksimum seviyede (15V) olur. Burada uygulanan her giriş işaretinin ağırlıkları; D girişi için $2^3 = 8$, C girişi için $2^2 = 4$, B girişi için $2^1 = 2$ ve A girişi için $2^0 = 1$ olarak verilmiştir. Bu ağırlıklara göre eğer analog voltmetrenin maksimum çıkış gösterge değeri 6 V olduğunda maksimum giriş seviyesi DCBA=1111 durumunda olacaktır. Benzer şekilde, DCBA = 0001 olduğunda ise voltmetrenin skalası; $6/15 = 0.4V$ değerini gösterecektir. Bu devre, bir çeşit gerilim sıralı gerilim bölücü devresi gibi çalışmaktadır.



(a)

İkili Girişler				Analog Çıkış (V ₀)
D (8s)	C (4s)	B (2s)	A (1s)	
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4
0	1	0	1	5
0	1	1	0	6
0	1	1	1	7
1	0	0	0	8
1	0	0	1	9
1	0	1	0	10
1	0	1	1	11
1	1	0	0	12
1	1	0	1	13
1	1	1	0	14
1	1	1	1	15

(b)

Şekil 8.2: Sayısalanaloğa çevirici a) blok diyagramı b) doğruluk tablosu

Örnek 8.1

5 bit'lik bir kod gerilim çevirici tipi DAC'ın çıkış işareti akım olsun. 11000 kodu için 12mA akım elde edilmiştir. 11110 akım değeri için çıkış akımı ne kadardır?

$(11000)_2 = (24)_{10}$ olduğu için; çevirici kazancı $12/24 = 0,5$ olur. Bu göre;


$(11110)_2 = (30)_{10}$ olacağından çıkış akımı: $30 \times 0,5 = 15mA$ bulunur.

8.1.1 Paralel Bölücü Devreleri

Paralel bölücü devreleri, ikili ya da ikili kodlu onlu ağırlıklı dirençlerin bir işlemsel kuvvetlendiriciye (operational amplifier-OPAMP) paralel bağlanması ve çevrilen koda bağlı olarak düzenlenmesi ile oluşan basit yapıları devrelerdir. Şekil 8.3'de ikili ağırlıklı paralel bölücü devresi gösterilmektedir. Bu devrede kullanılan OPAMP'ın tipi, eviren kuvvetlendiricidir. OPAMP'lar kuvvetlendirici dışında karşılaştırma işlemi de yapar. OPAMP'ın iki adet giriş uçları (+ ve -) olup çıkış gerilimi; OPAMP kazancı ile giriş uçlarına uygulanan gerilim farkının ($V_{giriş}$) çarpımı kadardır. Çıkış gerilimi (+) giriş ucu ile aynı yönde, (-) giriş ucu ile ise ters yönde değişmektedir. Bundan dolayı (-) girişe eviren (inverting), (+) girişe ise evirmeyen (noninverting) giriş denir. Şekil 8.3'deki gibi eviren kuvvetlendirici olarak kullanıldığında giriş ile çıkış arasında kazancı tanımlayan aşağıdaki eşitlik geçerlidir.

$$\frac{V_{çıkış}}{V_{giriş}} = -\frac{R_f}{R_{giriş}} \quad (8.1)$$

Burada OPAMP ideal kabul edildiğinden giriş direnci sonsuz, çıkış direnci sıfır ve eviren ve evirmeyen girişler arasındaki gerilim farkı sıfır olur.




Şekil 8.3: İkili ağırlıklı paralel bölücü devre

Yukarıdaki devrede kullanılan R , $2R$, $4R$, ... ağırlıklı dirençleri, giriş gerilimi ve anahtarlar yardımı ile OPAMP'ın akım toplama noktasına bağlanırlar. Anahtarlar en çok ağırlıklı değerden (MSB) başlayarak en az ağırlıklı değere (LSB) doğru koda bağlı olarak devreye girerler. Bu devrenin sayısal işaretin bit adedi kadar girişi olacaktır. Giriş direncinin değeri bu girişin temsil ettiği bitin ağırlığına bakılarak belirlenir. Ağırlığı yüksek olan girişin direnci, devrenin çıkış gerilimine etkisinin fazla olması için, küçük seçilir. Ağırlık düştükçe aynı oranda direnç değeri artar. Çıkış geriliminin değeri toprak ile $V_{\text{çıkış}}$ uçlarından ölçülen gerilimdir. Yukarıdaki şekilde, tüm anahtarlar kapalı olduğundan tüm ağırlıklar devrede, yani lojik 1 konumundadır. Yukarıdaki ikili ağırlıklı kod-gerilimi DAC devresi basit bir devre olduğundan sıkça kullanılır. Ancak çok bitli çevirici olarak kullanıldığında, direnç değerlerinin çok geniş aralıkta olacağından, n bitli kod gerilimi çevirici için direnç değerleri $2^n:1$ oranında olur. Haliyle yüksek bit dirençlerinin doğrulukları daha fazla olması gerekmektedir. Pratikte 30:1 oranından fazla değerli dirençlerin dengelenmesi zor olduğundan böyle bir bölücü ile maksimum 5 bitlik bir çözünürlük elde edilebilir. Bu problemten dolayı daha çok ikili ağırlıklı 4 bit'li sayısal analog çevirici diğer adıyla $R/2R$ bölücülü DAC devresi tercih edilir.

Örnek 8.2

Aşağıda verilen DAC devresinin girişine uygulanan maksimum gerilim 5V ise, (a) Her bir bit için giriş ağırlıklarını belirleyiniz. (b) Tüm ikili giriş kodları için çıkış gerilimini bulunuz.



En ağırlıklı bit (MSB)'de maksimum gerilim olacağından (kazanç =1 olduğundan) çıkış ağırlığı 5V olur. Buna göre;

$$\text{MSB} \Rightarrow 5\text{V}$$

$$\text{İkinci MSB} \Rightarrow 2.5\text{V}$$

$$\text{Üçüncü MSB} \Rightarrow 1.5\text{V}$$

$$\text{LSB} \Rightarrow 0.625\text{V} \quad \text{bulunur.}$$

Verilen eviren kuvvetlendiriciye ait toplayıcı devrenin çıkış gerilimi (8.1) eşitliğinden yararlanılarak;

$$V_{\text{çıkış}} = -[V_D + (1/2)V_C + (1/4)V_B + (1/8)V_A] \text{ olur.}$$

Kuvvetlendiricinin analog çıkış gerilimleri uygulanan ikili giriş kodlarına göre tek tek hesaplanarak yandaki gibi Tablo değerleri bulunur.


Örneğin; ikili giriş: DCBA = 1010 ise, $V_D = V_B = 5 \text{ V}$ ve $V_C = V_A = 0 \text{ V}$ olur. Bu değerleri yukarıda yerine koyarsak;

$$V_{\text{çıkış}} = -[5 + (1/2) \times 0 + (1/4) \times 5 + (1/8) \times 0] = -6.25 \text{ V olur.}$$

Giriş kodları D C B A	Çıkış gerilimi V _{çıkış} (V)
0 0 0 0	0
0 0 0 1	-0.625
0 0 1 0	-1.250
0 0 1 1	-1.875
0 1 0 0	-2.500
0 1 0 1	-3.125
0 1 1 0	-3.750
0 1 1 1	-4.375
1 0 0 0	-5.000
1 0 0 1	-5.625
1 0 1 0	-6.250
1 0 1 1	-6.875
1 1 0 0	-7.500
1 1 0 1	-8.125
1 1 1 0	-8.750
1 1 1 1	-9.375

8.1.2 R/2R Merdiven Tipi DAC

Bir DAC dirençlerden ve toplayıcı OPAMP'dan oluşur. Sayısal analog çevirme işleminde kullanılan diğer bir yöntem de R/2R merdiven yöntemidir. Bu sistemin ikilik ağırlıklı sayısal analoga tercih edilmesinin sebebi, yalnızca iki ayrı değerde direnç gerektirmesidir. Şekil 8.4'de 4 bit'lik R/2R tipi DAC devresi görülmektedir. Burada, ikili girişleri birer gerilim kaynağı gibi düşünülebilir. İlgili giriş anahtarı kapalı olan giriş aktif olmaktadır. Her aktif olan giriş lojik 1, pasif olanlar (anahtar açık) ise lojik 0'dır (Yani ilgili gerilim kaynağı sıfırdır). Bu yöntem, devre teorisinde ki toplamsallık (süperpozisyon) yöntemine benzemektedir.




Şekil 8.4: 4 bitlik R/2R merdiven DAC

Devreden geçen kol akımları, önceki akımı iki eşit akıma bölme biçiminde devam eder ve bu akım bölme işlemi en son birleşme noktasına dek sürer. Akım sürekli ikiye bölündüğü için, ilk birleşimde giriş akımının yarısı, ikinci birleşimde giriş akımının dörtte biri, üçüncü birleşimde giriş akımının sekizde biri, vb gibi bölme işlemi yapılarak, ikilik basamak değerleri (1, 2, 4, 8, 16, 32, 64, 128, ...) biçiminde elde edilir. İkilik ağırlıklar ile bölünen akım değerleri bir elektronik anahtar üzerinden toplama devresine iletilir. Söz konusu elektronik anahtar, Şekil 8.4'de görülmektedir. İkilik giriş değerine bağlı olarak davranan bu anahtarlar yardımıyla her bitin akımı ya toprağa ya da toplama devresine uygulanarak, girişteki sayısal koda bağlı toplam akım elde edilir. Toplama işlemi için kullanılan OPAMP'ın girişi sanal toprak olduğundan, anahtarlama işlemi merdivenin toplam direncini ve akım bölme değerlerini etkilemez. OPAMP girişine gelen akımlar toplanarak, sayısal kodun değeri ile doğru orantılı (8.2) eşitliğinde görüldüğü gibi bir çıkış gerilimi oluşturulur:

$$V_{\text{çıkış}} = -\frac{V_{\text{giriş}}}{8} \times B \quad (8.2)$$

Giriş kodları D C B A	Çıkış gerilimi V _{çıkış} (V)
0 0 0 0	0
0 0 0 1	-0.5
0 0 1 0	-1.0
0 0 1 1	-1.5
0 1 0 0	-2.0
0 1 0 1	-2.5
0 1 1 0	-3.0
0 1 1 1	-3.5
1 0 0 0	-4.0
1 0 0 1	-4.5
1 0 1 0	-5.0
1 0 1 1	-5.5
1 1 0 0	-6.0
1 1 0 1	-6.5
1 1 1 0	-7.0
1 1 1 1	-7.5



Şekil 8.5: 8 bit AD7524 DAC tümleşik devresi

Burada B; ikili giriş değeri olup 4 bitlik ikili giriş için genişliği 0000 (onlu 0)'dan 1111 (onlu 15)'e kadardır. Yukarıdaki devrede referans giriş gerilimin 4V olduğu kabul edilerek her bir ikili giriş için tek tek hesaplanan çıkış gerilimleri Tablo.8.1'de verilmiştir. Örneğin, en az ağırlıklı bite (LSB) ait anahtar kapalı (A aktif), diğerleri açık olduğu: $(0001)_2 = (1)_{10}$ durumunda çıkış gerilimi:

$$V_{\text{çıkış}} = -\frac{4}{8} \times 1 = -0,5 \text{ V olur.}$$

En çok ağırlıklı bite (MSB) ait çıkış geriliminde ise tüm anahtarlar kapalı olduğu, $(1111)_2 = (15)_{10}$ durumunda çıkış gerilimi:

$$V_{\text{çıkış}} = -\frac{4}{8} \times 15 = -7,5 \text{ V olur.}$$

Devreye ait bu çıkış gerilimleri, her bir giriş kodu için ilgili anahtarın açık ve kapalı olması gözönüne alınarak devre teoremleri (toplamsallık veya Thevenin teoremi gibi) kullanılarak da bulunabilir.

8.1.3 Tümleşik DAC Devresi

AD7524, CMOS ailesine ait R/2R tipi bir analogdan sayısal çevirici tümleşik devre üstten görünümü Şekil 8.5'de verilmiştir. Burada ($\overline{CS}$) chip seçme, ($\overline{WR}$) yazma kontrol girişleridir. Bu girişlerin her ikisi de düşük (low) modda olduğu zaman DB7-DB0 sayısal veri girişleri yazma konumunda olup, OUT1 analog çıkış ucundan akım akar. Bu girişlerden herhangi birinin (veya her ikisinin) yüksek (high) modda olduğu zaman ise sayısal girişler mandallanır. Yani tümleşik devre bilgi tutma (hold) konumunda olup analogdan sayısal çevirici son veri girişlerini tutmaktadır. R_{FEEDBACK} geribesleme direnci; tümleşik devre üzerinde bulunan ve DAC gerilim çıkışı sağlamak için bağlanacak opamp için gerekli paralel geribesleme direncidir. Çip üzerindeki bu direnç R/2R merdiven devresindeki dirençler ile özdeş olduğu için kullanılmaktadır. V_{DD} ; sayısal kaynak gerilimi olup, tümleşik devrenin besleme güç kaynağı ucudur. V_{DD} , +5 V ile +15 V aralığında olabilir. Optimum çalışma ise +15 V'ta gerçekleşir. GND ucu ise akım anahtarlama uygulamaları için OUT1 ve OUT2 ile aynı toprak potansiyelinde olmak zorundadır. Fark olması durumunda doğrusallıktan sapma olur. Doğrusallık hatası, DAC'nin beklenen doğru çıkışından sapmasıdır. Bu sapmanın bir özel durumu, offset hatası diye tanımlanan bütün giriş bitleri sıfır iken çıkışta görülen gerilimdir.

Bu tümleşik devrenin çözünürlüğü en az anlamlı değer (LSB) ile ölçülür. Bu değer n bitlik bir tek kutuplu (unipolar) dönüştürü $(2^{-n})V_{\text{REF}}$ çözünürlüğe sahiptir. Çözünürlük; bir DAC'ın ayırma değeri, çıkışındaki basamak sayısının tersidir ve giriş bitlerinin sayısına bağlıdır. Örneğin 4-bit için bu değer, $2^4 - 1 = 15$, onbeşde birdir. n bit uzunluğundaki bir bipolar çevirici: $[2^{-(n-1)}]V_{\text{REF}}$ çözünürlüğe sahiptir. Bu giriş gerilimi dahili R/2R merdiven devresini hassas harici bir gerilim kaynağına bağlar. Referans gerilimi (V_{REF}) +0 V ile +25 V (ya da -0V ile -25 V) aralığındadır. AD7524 tümleşik devresinin maksimum durulma zamanı (settling time) 100ns'dir. Durulma süresi; giriş kodunda bir değişiklik oluştuktan sonra DAC çıkışının $\pm 1/2$ LSB sapma ile oturması arasında geçen süreye denir. Doğruluk, gerçek DAC çıkışı ile umulan çıkışın karşılaştırılmasıdır. Bir DAC'ın doğruluğu, tam ölçek veya en yüksek çıkış geriliminin yüzdesi olarak gösterilir. Mesela, bir çeviricinin tam ölçek çıkışı 8V ve doğruluğu da $\pm 10\%$ ise, herhangi bir çıkış gerilimindeki en büyük hata, $(8) \times (0,001) = 8\text{mV}$ olacaktır. Doğruluğun en azından $\pm 1/2$ LSB (en az önemli bit) değerinde olması istenir. DAC'ın niceleme (quantalama) boyutu, girişteki ardışık iki veri arasında, çıkıştaki gerilim değişimine denir ve tam ölçek çıkış geriliminin toplam basamak sayısına bölümü ile gösterilir. Örneğin çıkış gerilim değeri 8V olan 8-bitlik bir çeviricinin niceleme boyutu: $8/2^8 = 0,03125 \text{ V}$ olarak bulunur.


AD7524 tümleşik devre dışında piyasada en çok kullanılan DAC'lerden bazıları DAC0830, DAC0832, DAC0854 ve DAC1054 devreleridir. Bu tümleşik devreler mikro-işlemci ile ve grup halinde çalışmaya çok elverişlidirler.

8.2 ANALOGDAN SAYISALA ÇEVİRİCİ (Analog to Digital Converter)

Analog çıkış işareti olarak gerilim ya da akım üreten sensörlerin sayısal sistemde işlem görebilmesi için analog işaret değerlerinin sayısal karşılıklarının bulunarak sayısal sisteme iletilmesi gerekmektedir. Bunun için analogdan sayısal çeviricilere (ADC) ihtiyaç vardır. ADC, ölçülen ya da elde edilen analog büyüklüklerin ikilik kodlar biçiminde sayısal sistemlere aktarılarak işlenmesi ve saklanması gerektiğinde kullanılır. Yaygın olarak kullanılan ADC yöntemleri beş tanedir. Bunlar, ani (flash) ADC, Sayısal rampa tipi ADC, İzleme (tracking) tipi ADC, Eğimli (slope) ADC ve Ardışık-yaklaşım (Successive approximation) tipi ADC'dir

8.2.1 Ani (Flash) Analog Sayısal Çevirici

Ani analog sayısal çeviricilerde (Flash ADC) analog giriş işareti, referans gerilimleriyle OPAMP devrelerinden meydana gelen karşılaştırıcı ile karşılaştırılır. Girişteki analog gerilim karşılaştırıcılardan biri referans gerilimini aştığında, karşılaştırıcı çıkışında bir lojik 1 seviye oluşur ve öncelikli kodlayıcı yardımıyla işaretin sayısal kodu üretilir. Öncelikli kodlayıcı (priority encoder) girişine birden fazla yüksek seviye gelebilir fakat öncelik en büyüğe verildiği için bu girişin sayısal kodu çıkıştan elde edilir. Bu tip A/D çeviricide n bit bir kod üretmek için 2^n tane direnç ve $2^n - 1$ tane de karşılaştırıcı kullanılmaktadır. Şekil 8.6'da gördüğü gibi, 3-bitlik ADC devresinde 000 durumu için karşılaştırıcı kullanılmadığından sadece yedi karşılaştırıcı bulunmaktadır. Benzer biçimde 4-bitlik bir çevirici için $2^4 - 1 = 15$ karşılaştırıcı kullanılır.



Şekil 8.6 3 bit ani ADC devresi

Kodlayıcı devresi de karşılaştırıcılardan gelen gerilim değerlerini iki bitlik sayısal veriye dönüştürür. Kullanılan OPAMP sayısı (karşılaştırıcı sayısı) artırılarak ve kodlayıcı devresinde gerekli düzenlemeleri yaparak daha fazla bit sayısı veya hassasiyet elde etmek

mümkündür. Ayrıca direnç değerleri uygun şekilde değiştirilerek örnekleme gerilim aralıkları değiştirilebilir. Şekil 8.6'daki devre aşağıda verilen tabloda olduğu gibi çalışmaktadır. Burada tüm dirençler eşittir.


(V_{gir}) Gerilimin Değeri	Alınan Kod Değişkenleri (Girişler)							Gereken Kod (Çıkışlar)		
	O ₇	O ₆	O ₅	O ₄	O ₃	O ₂	O ₁	D ₂	D ₁	D ₀
$0 \leq V_{gir} < V_a$	0	0	0	0	0	0	0	0	0	0
$V_a \leq V_{gir} < V_b$	0	0	0	0	0	0	1	0	0	1
$V_b \leq V_{gir} < V_c$	0	0	0	0	0	1	1	0	1	0
$V_c \leq V_{gir} < V_d$	0	0	0	0	1	1	1	0	1	1
$V_d \leq V_{gir} < V_e$	0	0	0	1	1	1	1	1	0	0
$V_e \leq V_{gir} < V_f$	0	0	1	1	1	1	1	1	0	1
$V_f \leq V_{gir} < V_g$	0	1	1	1	1	1	1	1	1	0
$V_g \leq V_{gir} < V_{ref}$	1	1	1	1	1	1	1	1	1	1

Tablodan da görüleceği üzere, ani ADC devre çıkışında alınan kod değişkenleri girişin gerilim seviyelerine bağlı olduğundan ikili koda dönüştürülmesi gerekir. Bu gereken kodlar D₀, D₁ ve D₂ olarak belirtilmiştir.

Bu tür çeviricinin en önemli üstünlüğü, çevirme hızının çok yüksek (nano saniyeler mertebesinde) olmasıdır. Hızlı olmasından dolayı video veya görüntü işleme uygulamalarında daha çok kullanılır. Bununla birlikte, hassas çevirme işlemleri için çok sayıda karşılaştırıcı kullanmak gerekeceği için kullanışlı değildir. Örneğin 8-bitlik bir ADC devresinde ani çevirme yöntemi kullanılacaksa, $2^8 - 1 = 255$ tane karşılaştırıcı gereklidir ki, bu da devreyi çok masraflı ve karmaşık duruma getirir. Bundan dolayı 3 ya da 4 bitten fazla olmayan değişken durumlarında kullanılır. ADC devre girişindeki analog işaretin belirten sayısal kodların doğruluğu, örnekleme hızına bağlıdır. Birim zamanda alınan örnek sayısı arttıkça, analog işaretin sayısal gösterimi de giderek gerçeğini en iyi temsil eder duruma gelir.


8.2.2 Rampalı ADC

Rampalı ADC devresinin blok diyagramı Şekil 8.7'de gösterilmektedir. Devrede, analog işarete karşılık gelen sayısal kodun üretilmesinde bir ikili ileri sayıcı ve DAC, birlikte kullanılır. İlk olarak sayıcının ve dolayısıyla DAC devresinin sıfır ürettiğini varsayalım. Bu durumda, girişe analog bir işaret uygulanırsa, uygulanan gerilim referans gerilimini (DAC çıkışı) aşar aşmaz karşılaştırıcı çıkışı lojik 1 konumuna geçerek sayıcı ikili olarak saymaya başlar. İkili sayma işlemi arttıkça DAC çıkışındaki referans gerilimi de basamak basamak (rampa seviyeli) artmaktadır. Referans geriliminin analog giriş işaretini geçmesiyle, karşılaştırıcı çıkışı lojik 0 olur ve sayma işlemi durur. Sayıcının bu son andaki içeriği, referans gerilimini analog giriş işaretinden daha büyük yapan en az değerli basamak (LSB) sayısına eşittir. Kontrol devresi bu sayıyı tutuculara yükler ve sayıcı sıfırlanarak analog girişi tekrar örnekleyecek yeni bir ikili sayma işlemi DAC tarafından başlatılır. Bu yöntem ani tip ADC'den daha yavaştır. Bunun sebebi, giriş işaretinin en büyük değerlikli (MSB) olduğu durumda çevirme işlemi yapılmadan önce sayıcının sıfırdan başlayarak bütün sayıları sayması gerektiğindendir. 8-Bit kod üreten bir sistemde $2^8 = 256$ sayma durumu demektir.



Şekil 8.7 8 bit rampa tipi ADC devresi

Şekil 8.8’de uygulanan analog girişe göre sayısal çıkış değerlerinin zamanla nasıl değiştiğini gösterilmektedir. Burada V_A analog girişi, V_{AX} ise DAC çıkışına ait gerilimleri ifade eder. Şekilden de görüleceği gibi, düşük işaret seviyeleri için güncellemeler daha kısa aralıklarla olmaktadır. Bu dönüşümde, sayısal çıkışın onlu karşılığı tam eşdeğeri değildir. Bundan dolayı, böyle bir dönüştürücüde kullanılan opamp’ın ideal olması durumunda ± 1 LSB’lik bir belirsizlik vardır.



Şekil 8.8 Analog girişe bağlı sayısal çıkışın zaman diyagramı

Örnek 8.3

Şekil 8.7’de verilen ADC’nin saat frekansı 1MHz, eşik gerilimi $V_T = 0.1$, DAC 8 bit girişe sahip ve çıkış gerilimi 25.5V ise aşağıdaki değerleri bulunuz.

- Analog giriş gerilimi $V_A = 1.728$ V ise sayısal karşılığı ne olur?
- Dönüşüm zamanı nedir?
- Bu çeviricinin çözünürlüğü ne kadardır?
- DAC 8 bit girişe sahip çıkış gerilimi 25.5V ise, toplam olası basamak sayısı;

$2^8 - 1 = 256 - 1 = 255$ olup basamak boyutu;

$$\frac{25,5}{255} = 10 \text{ mV}$$

Bu sayıcının sıfırdan başlayarak 10mV adımlarla artacağını belirtir. Eşik gerilimi 0.1V olduğuna göre, DAC çıkışı $V_{AX} = 1.7281 \text{ V}$ 'a ulaşınca veya karşılaştırmacı anahtarları lojik 0 olunca adım sayısı:

$$\frac{1,7281 \text{ V}}{10 \text{ mV}} = 172.81 = 173 \text{ adım olur.}$$


Sayısal dönüşümün 173 ikili karşılığı yani $(173)_{10} = (10101101)_2$ bulunur.

- b) $f = 1/10^6 = 1 \mu\text{s}$ yapar. Bu durumda toplam dönüşüm zamanı 173 adım için $173 \mu\text{s}$ olarak bulunur.
- c) Çeviricinin çözünürlüğü DAC'ın adım boyutuna eşittir. Adım boyutu 10 mV olduğuna göre çözünürlük yüzde olarak; $(1/255) \times 100\% \approx 0.4$ olur.

8.2.3 İleri/Geri Sayısal Rampalı ADC (İzlemetipi ADC)

İleri/Geri ya da izleme (tracking) tipi ADC devre yapısı Şekil 8.7'de verilen rampalı ADC'nin aynısıdır. Farklı olarak bu tipte bir ileri/geri sayıcı kullanılmaktadır (rampalıda sadece ileri sayıcı var). İzleme yönteminde sayıcı alınan her örnekten sonra sıfırlanmadığı, bunun yerine giriş işaretini izleme eğiliminde olduğu için dönüştürme süresi rampalı tipe göre daha kısadır. DAC çıkışındaki referans gerilimi analog girişten daha az olduğunda karşılaştırmacı çıkışı lojik 1 olur ve sayıcı ileri yönde saydırılır. Sayıcının ilerlemesi, referans gerilimi analog işarete ulaşana kadar sürer, bu anda karşılaştırmacı çıkışı lojik 0 olur ve sayıcı geri saymaya başlar. Analog giriş gerilimi azalıyorsa sayıcıda onun değerini izleyerek geri sayar. Giriş geriliminin değeri artıyorsa sayıcı bu kez ileri sayar. Analog giriş değişmiyorsa (sabitse), sayıcı bir ileri bir geri sayarak yine bu değeri izler. İki ikili değer arasında oluşan bu salınım, bu çeviricinin en belirgin dezavantajıdır. DUR girişi-nin sıfır yapılması ile dönüşüm durdurulur. Ayrıca, DAC'ın çıkışı ile giriş işareti arasındaki fark belirli bir limitin altında (1 LSB'den küçük) olduğunda sayıcı durdurulur.


İzleme yöntemiyle çevirme işlemi ile üretilen dalga biçimi, Şekil 8.9'da 4 bitlik bir çevirici için çizilmiştir. Şekilden de görüleceği gibi dönüştürücü çıkış gerilimi giriş gerilimini izlemektedir. Bundan dolayı izleme (tracking) adını almaktadır.



Şekil 8.9 4 bitlik İleri/Geri ADC ile üretilen dalga biçimi


8.2.4 Ardışık Yaklaşım ADC

Ardışık-yaklaşım (Successive-approximation) ADC tümleşik devre ADC'lerde en çok kullanılan tiptir. Bu ADC'nin dönüştürme süresi (mikrosaniyeler mertebesinde), ani ADC dışındaki tüm diğer dönüştürücülerden daha kısadır. Ayrıca dönüştürme süresi girişteki analog işaretin değerinden bağımsız ve sabittir. Şekil 8.10'da ardışık-yaklaşımli analog-sayısal çeviricinin blok diyagramı görülmektedir. Şekilden de görüldüğü gibi devre bir DAC, bir karşılaştırıcı ve bir de ardışık-yaklaşım saklayıcı (successive-approximation register-SAR)'dan oluşmuştur. EOC (end of conversion): dönüştürme sonu, CLK: saat, S/H (sample and hold circuit) örnek ve tutma devresini belirtir.



Şekil 8.10Ardışık-yaklaşım ADC devresi

Rampalı ADC'lerde sayıcının girişine gelen her bir darbeye bağlı olarak DAC'ın çıkış gerilimi adım adım değiştirilir. Ardışık yaklaşımli ADC'de ise saklayıcı DAC'ın çıkış gerilimini değişken ardışık adımlarla değiştirir. SAR yaklaşım sayısının belirlendiği ve kesin sonucun elde edildiği saklayıcıdır. Bu saklayıcının kelime uzunluğu sistemin bit sayısını belirler. Şekil 8.11'de verilen akış diyagramı Ardışık-yaklaşım ADC devresinin çalışma prensibini anlatmaktadır.




Şekil 8.11 Ardışık-yaklaşım ADC çalışma prensibinin akış diyagramı

DAC giriş bitleri, En büyük değerlikli bit (MSB)'den başlayarak her adımda sadece sırası gelen bit lojik 1 yapılır. İlk olarak MSB lojik 1 diğerleri lojik 0 yapılır. DAC çıkışından elde edilen analog işaret giriş işareti ile karşılaştırıcı kullanılarak karşılaştırılır. MSB'nin ağırlığına karşılık gelen gerilim (V_A) oluşturulur. Eğer bu gerilim V_X 'den büyük ise karşılaştırıcının çıkışı lojik 0 durumuna gelir. Bunun sonucu MSB lojik 1 durumundan lojik 0 durumuna getirilir. Karşılaştırıcı çıkışı lojik 1 alınırsa bu bit lojik 1 olarak korunur ($V_A < V_X$), eğer lojik 0 olursa bu bit temizlenir. Daha sonra ikinci MSB lojik 1 yapılır. Eğer DAC'ın yeni çıkış gerilimi V_X 'den büyük ise bu bit sıfırlanır. Küçük ise lojik 1 olarak saklanır. Tüm bitler yaklaşım işlemine sokulduktan sonra analog giriş işaretinin karşılığı SAR içerisinde elde edilir. DAC çıkışı daha büyükse karşılaştırıcı çıkışı lojik 0, daha küçükse lojik 1 olur. Aslında dönüşüm sırasında çıkışa ikili kodlar doğrudan verilmez. Dönüşüm süresinin sabit olması ardışık-yaklaşım ADC'nin mikroişlemcilerle birlikte kullanımı kolaylaştırır. Bu tip ADC'ler odyo veya ses uygulamalarında kullanılır.


8.2.5 Eğimli ADC

Eğimli (Slope) ADC devresinde, yokuş ve izleyici yöntemlerinde olduğu gibi DAC kullanılması gerekmez. Bu eğim tek yönlü ise tek-eğimli (single-slope), çift-eğimli ise (dual-slope) ADC olarak adlandırılır. Şekil 8.12 çift-eğimli ADC devresinin blok diyagramı görülmektedir. Şekilde görüldüğü gibi eğimlilik özelliğini oluşturmak için bir Artırılmış-FET'li rampa üretici (integral alıcı) kullanılmaktadır. Bu ADC'ler sayısal voltmetrelerde ve diğer ölçme aygıtlarında yaygın olarak kullanılmaktadır. Bu tip ADC'ler yavaş (mili-saniye mertebesinde) çalışmaktadır.



Şekil 8.12 Çift-eğimli ADC devresi

$-V_{ref}$ gerilimin uygulandığı OPAMP'ın negatif girişi sanal toprak olduğundan ve geriliminin bir süre değişmeyeceğini varsayarak R direnci ve C kondansatörü üzerinden sabit bir akım geçer. Bu akım sabit olduğundan, C kondansatöründe doğrusal olarak dolacak ve sonuçta OPAMP'ın çıkışında ekşiye giden doğrusal bir gerilim yokuşu oluşacaktır. Sayıcı belirlenen sayıya ulaştığı zaman sıfırlanacak ve kondansatör, girişteki analog değer ile orantılı bir gerilime ulaşır. Kondansatör de V_{ref} geriliminden kaynaklanan sabit bir akımla kondansatör boşaltma FET'i üzerinden doğrusal olarak boşalır. Bu doğrusal boşalma öncekinin tersi yönünde (pozitif yönde), bağımsız ve sabit olan doğrusal bir gerilim rampası oluşturur. Kondansatör boşalırken, sayıcı da sıfırdan başlayarak sayar. Boşalma hızı (eğimi) sabit olduğu için, kondansatörün boşalma süresi, dolmuş olduğu öncekinin tersi yönünde gerilim değerine ($V_{giriş}$ ile orantılı) bağlıdır. İntegral alıcı çıkış gerilimi sıfır volta ulaşınca karşılaştırıcı çıkışı da lojik 0 olur ve sayıcı durdurulur. Bu esnada sayaçtaki ikili sayı tutulur ve bir çevirme döngüsü tamamlanmış olur. Bu ADC devresi davranışı, karşılaştırıcının referans voltajı basamak gibi değil de Şekil 8.13'de görüldüğü gibi düzgün bir testere dişi dalga biçiminde ise sayısal rampa tipi ADC devresine benzemektedir.



Şekil 8.13 Eğimli ADC sayısal çıkışının zaman diyagramı

Örnek 8.4

8 bit’li rampalı bir ADC ile yine 8 bit’li ardışık yaklaşımlı bir ADC’nin her ikisinde de 500kHz’lik bir darbe üretici kullanılırsa, bunların maksimum dönüşüm zamanlarını karşılaştırınız.

Üreticinin periyodu $T = 1/f = 1/(500 \times 10^3) = 2 \mu s$ olur.

Rampalı ADC’nin en uzun dönüşüm zamanı $(2^n - 1)$ darbe periyodu kadar olabilir. Buna göre 8 bit’li rampalı ADC’nin maksimum dönüşüm zamanı:

$$(2^n - 1) \times T = (2^8 - 1)2 \mu s = 510 \mu s \text{ olur.}$$

8 bit’li ardışık yaklaşımlı ADC için dönüşüm zamanı 8 darbe periyodu kadar ya da $8 \times 2 \mu s = 16 \mu s$ olur. Böylece ardışık yaklaşımlı ADC’nin dönüşüm zamanı rampalı ADC’den $510/16 = 31,875 \approx 32$ defa daha hızlıdır.

Örnek 8.5

4 bit’li ardışık yaklaşımlı ADC’de $V_X = 4.6$ ve $V_{ref} = 8 V$ ’tur. Buna göre;

- Her bir adım için geri besleme gerilimini ve karşılaştırıcının çıkışındaki gerilimi hesaplayınız.
- Ölçülen gerilime ait kodu bulunuz.

NOT: Karşılaştırıcı çıkış gerilimi pozitif olduğunda uygun bit lojik 1 ve negatif olduğunda uygun bit lojik 0 olmaktadır.

Geri besleme gerilimi adımlar ile değişmektedir. Her bir k. Karşılaştırmada adım geriliminin $V_{ref}/2$ olduğunu varsayalım. Bu durumda k. adımdaki geri besleme gerilimi (V_k) şu şekilde hesaplanır:

$$V_k = \frac{V_{ref}}{2^n} (a_1 2^{n-1} + a_2 2^{n-2} + a_3 2^{n-3} + \dots + a_k 2^{n-k}) \quad (\text{burada } a_k = 0 \text{ veya } 1 \text{ olur})$$

1. Adım: Referans gerilimi $\frac{V_{ref}}{2} = 4 V$ seçilerek karşılaştırıcının çıkışında;

$$V_k = V_X - 4 = 4.6 - 4 = 0.6 V \text{ elde edilir. Bu durumda MSB} = 1 \text{ olur.}$$

2. Adım: Referans gerilimi $\frac{V_{ref}}{2} + \frac{V_{ref}}{4} = 4 + 2 = 6 V$ seçilerek karşılaştırıcının

çıkışında: $V_k = V_X - 6 = 4.6 - 6 = -1.4 V$ elde edilir. Bu durumda 3. bit = 0 olur.

3. Adım: Referans gerilimi $\frac{V_{ref}}{2} + \frac{V_{ref}}{8} = 4 + 1 = 5 \text{ V}$ seçilerek karşılaştırıcının çıkışında; $V_k = V_X - 5 = 4.6 - 5 = -0.4 \text{ V}$ elde edilir. Bu durumda 2. bit =0 olur.


4. Adım: Referans gerilimi $\frac{V_{ref}}{2} + \frac{V_{ref}}{16} = 4 + 0,5 = 4,5 \text{ V}$ seçilerek karşılaştırıcının çıkışında; $V_k = V_X - 4 = 4.6 - 4.5 = 0.1 \text{ V}$ elde edilir. Bu durumda LSB = 1 olur.

Bu sonuçlara göre elde edilen kod (1001) olur (n = 4). Bu kodu gerilime dönüştürerek geri besleme gerilimi:

$$V_k = \frac{V_x}{2^n} - V_{ref} = \frac{(1001)}{(1111)} \times 8 = 4,8 \text{ V olur.}$$

8.2.6 Tümüleşik ADC Devresi

Piyasada en çok kullanılan ADC tümleşik devreleri, ZN425E, ADC0800, ADC0804 ADCV8031 ve ADC0848 tümleşik devreleridir. Tüm bu ADC'ler yapısal olarak birbirine yakın olsalar da farklı kullanım biçimi, farklı çözünürlüğe ve farklı dönüşüm süresine sahip olmaktadır. Örneğin ADCV8031 tümleşik devresi seri çıkışlı, ZN425E tümleşik devresi ise hem ADC hem de DAC çevirici olarak kullanılabilir. Şekil 8.14'de 8 bit, mikroişlemci uyumlu ADC0848 tümleşik devresinin bacak bağlantıları görülmektedir.




Şekil 8.14: 8 bit ADC0848 tümleşik devresi

Burada; CH0-CH7: her birine bir sensör bağlanabilen analog girişleri, DB0-DB7: dönüştürülen analog işaretin sayısal karşılığı olan çıkışları, MA0-MA2: Kanal seçme kodu, $\overline{CS}$: tümleşik devre seçme işaretini, $\overline{WR}$: dönüştürmeyi başlatan negatif darbeyi, $\overline{INTR}$: dönüştürmenin bittiğini bildiren negatif işareti, $\overline{RD}$: dönüştürme sonucunun çıkışa verilmesini sağlayan negatif darbeyi, AGND: Analog toprak, DGND: sayısal toprak, MA3-MA4: bağlantı mod kodunu belirtir. Analog ve sayısal toprak ayrı olmasının nedeni, hızlı durum değişen sayısal devreler, aynı hızla toprak hatlarında gerilim oynamalarına sebep olduklarından ADC'nin ve ortak kullanıldığı diğer analog devrelerin hatalı sonuçlar vermesine engel olmaktır. Bu iki toprak ucu tek bir yerde ve sadece güç kaynağına bağlantı noktasında birleştirilmelidir.


Bu ADC ile her biri 8 bit olan 8 kanaldan biri seçilmek kaydı ile 8 ayrı analog giriş işareti sayısal koda çevrilebilir. Bunun için ADC'nin her bir kanalın kendine özgü numarası ve 3 bit'lik adres girişi vardır. Örneğin, 4 numaralı kanalın seçilmesi istenirse adres girişine (adres bitlerine) MA2MA1MA0 = 100 kodu verilir. Bu tümleşik devrenin dönüştürme süresi 40 μs 'dir.




1. Şekil 8.2’de verilen devre girişine aşağıdaki dalga biçimleri uygulanırsa çıkış gerilimi ne olur?



2. 32-16-8-4-2-1 ağırlıklı 6 bit’li DAC’ın 000001 girişi koduna karşılık gelen çıkış gerilimi 0.1V’tur. 111111 koduna karşılık gelen çıkış gerilimi ne kadardır?
3. Aşağıda verilen DAC devresinin girişine uygulanan sayısal işaret yan tarafında verilmiştir. Bu verilen zaman aralığında çıkışı hesaplayarak dalga şeklini çizin.




4. Şekildeki devrede D anahtarı aktif olduğunda (ikili giriş 1000 olduğunda) çıkışgerilimini bulunuz.



5. Rampalı ADC’nin saat frekansı 1MHz, eşik gerilimi $V_T = 0.1$ V, DAC 10 bit girişe sahip ve çıkış gerilimi 10.23 V ise aşağıdaki değerleri bulunuz.

- a) Analog giriş gerilimi $V_A = 3.728$ V ise sayısal karşılığı ne olur?
- b) Dönüşüm zamanı nedir?
- c) Bu çeviricinin çözünürlüğü ne kadardır?

6. Şekildeki 5 bit’lik R/2R tipi DAC devresinde, R direncinin değeri 10 kΩ, OPAMP geri besleme direnci (R_f) 9kΩ ve giriş gerilimi 3.7 V olduğunda tümikili girişler için çıkışgerilimlerini bulunuz.



7. 8 bit’li rampalı bir ADC ile yine 8 bit’li ardışık yaklaşık bir ADC’nin her ikisinde de 500 kHz lik bir darbe üretici kullanılırsa, bunların maksimum dönüşüm zamanlarını karşılaştırınız.

8. 5 bit’li ardışık yaklaşık bir ADC’de $V_X = 4.8$ V ve $V_{ref} = 8$ V’tur. Herbir adım için geri besleme gerilimini ve karşılaştırıcı çıkışındaki gerilimi hesaplayarak ölçülen gerilime ait kodu bulunuz.

NOT: Karşılaştırıcı çıkış gerilimi pozitif olduğunda uygun bit lojik 1 ve negatif olduğunda uygun bit lojik 0 olmaktadır.

9. 40 mV çözünürlüğe ve 8 bit girişe sahip bir rampalı ADC’nin saat frekansı 2.5 MHz, eşik gerilimi $V_T = 0.1$ V ise aşağıdaki değerleri bulunuz.

- a) $V_A = 6.0$ V için sayısal çıkış gerilimi ne olur?
- b) $V_A = 6.035$ V için sayısal çıkış gerilimi ne olur?
- c) Bu ADC için maksimum ve ortalama dönüşüm zamanlarını bulunuz.

10. 2 bitlik bir ani (flash) ADC tasarlayınız. Referans gerilimi 8V ve analog giriş gerilimi 5V olduğunda karşılaştırıcı ve kodlayıcı çıkışlarına ait doğruluk tablosunu gösteriniz.

11. SAR’lı ADC ile Rampalı ADC arasındaki farklar nelerdir?

Bölüm Problemlerinin Cevap ve Çözümleri

1. BÖLÜM SAYISAL SİSTEMLER

1. a) $1101101.011_2 = 1 \cdot 2^6 + 1 \cdot 2^5 + 0 \cdot 2^4 + 1 \cdot 2^3 + 1 \cdot 2^2 + 0 \cdot 2^1 + 1 \cdot 2^0 + 0 \cdot 2^{-1} + 1 \cdot 2^{-2} + 1 \cdot 2^{-3}$
 $= 64 + 32 + 0 + 8 + 4 + 0 + 1 + 0 + 0,25 + 0,125$
 $= 109,375$
- b) $371.14_8 = 3 \cdot 8^2 + 7 \cdot 8^1 + 1 \cdot 8^0 + 1 \cdot 8^{-1} + 4 \cdot 8^{-2}$
 $= 192 + 56 + 1 + 0,125 + 0,0625$
 $= 249,1875$
- c) $A2.13_{16} = 10 \cdot 16^1 + 2 \cdot 16^0 + 1 \cdot 16^{-1} + 3 \cdot 16^{-2}$
 $= 160 + 2 + 0,0625 + 0,01171875$
 $= 162,07421875$
- d) $143.21_5 = 1 \cdot 5^2 + 4 \cdot 5 + 3 \cdot 5^0 + 2 \cdot 5^{-1} + 1 \cdot 5^{-2}$
 $= 48,44$

2. a) $123.17_{10} = 1111011.1011001_2$ (Kesirli kısmını bulmak için; $n = 2$ ve $p = 2$ olduğundan,
 $r = 2(\ln 10) / (\ln 2) = 6.643 \approx 7$ haneye ihtiyaç vardır).
- b) $3741.102_8 = 11111100001.00100001_2$
- c) $1A_{16} = 00011010_2$ ($A_{16} = 10_{10} = 1010_2$)
- d) $2D9_{16} = (001011011001)_2$ ($D_{16} = 13_{10} = 1101_2$)

- 3.
- | | 1'e tümleyeni | 2'ye tümleyeni |
|-----------------|---------------|----------------|
| a) 01011_2 | 10100 | 10101 |
| b) 1110111_2 | 0001000 | 0001001 |
| c) 101101_2 | 010010 | 010011 |
| d) 1011111102 | 010000001 | 010000010 |

- 4.
- | Tam sayı | Kalan |
|----------------|-------|
| $103 / 2 = 51$ | 1 |
| $51 / 2 = 25$ | 1 |
| $25 / 2 = 12$ | 1 |
| $12 / 2 = 6$ | 0 |
| $6 / 2 = 3$ | 0 |
| $3 / 2 = 1$ | 1 |
| $1 / 2 = 0$ | 1 |
- $(103)_{10} = (1100111)_2$

- | Tam sayı | Kalan |
|----------------|-------|
| $103 / 8 = 12$ | 7 |
| $12 / 8 = 1$ | 4 |
| $1 / 8 = 0$ | 1 |
- $(103)_{10} = (147)_8$

- | Tam sayı | Kalan |
|----------------|-------|
| $103 / 16 = 6$ | 7 |
| $6 / 16 = 0$ | 6 |
- $(103)_{10} = (67)_{16}$

- 5.
- | | Toplama | Çıkarma | Çarpma |
|----|----------|---------|---------------|
| a) | 11010 | 100 | 10100101 |
| b) | 10000011 | 1111 | 1000010001010 |
| c) | 1001110 | 11011 | 10101111100 |

6. a) $01001 + 00101 = 01110$
 $01001 - 00101 = 00100$
- b) $01011 + 10101 = 10001$
 $01011 - 10101 = 10101$ (taşma var)
- c) $10110 + 10011 = 01010$ (taşma var)
 $10110 - 10011 = 00010$

7. Burada MSB bitlerin sayı işareti olduğuna dikkat edilerek hesaplama yapmak gerekir (Onlu karşılıklarını kullanılarak hesaplanırsa daha kolay olur).

a) $01001 + 00101 = 01110$
 $(9) + (5) = (14)$

$01001 - 00101 = 00100$
 $(9) - (5) = (4)$


b) $01011 + 10101 = 00000$
 $(11) + (-11) = (0)$

$01011 - 10101 = 10110$ (taşma var)
 $(11) - (-11) = (22)$

Yukarıdaki işlemde, 10101 de MSB 1 olduğundan bu sayı negatif bir sayıdır. Sayının değerini bulmak için geriye kalan 0101 sayısının 2'ye tümleyenini bulmak gerekir. Bu durumda önce 1'e tümleyeni bulunup = 1010 (sıfırlar bir, birler sıfır yapılarak) sonra bir eklenir: = 1010 + 1 = 1011 (onlu 11) bulunur. Haliyle sayı -11'dir.

c) $10110 + 10011 = 01001$ (taşma var)
 $(-10) + (-13) = (-23)$
 $10110 - 10011 = 00011$
 $(-10) - (-13) = (3)$

8.



X	Y	Q	Aksiyon
110	< 111	$Q_1=0$	Çıkarma yok
1101	> 111	$Q_2=1$	Çıkar
1100	> 111	$Q_3=1$	Çıkar
1011	> 111	$Q_4=1$	Çıkar

9. a) $375_{10} = 001101110101_{BCD}$
 b) $111010_2 = 1 \cdot 2^5 + 1 \cdot 2^4 + 1 \cdot 2^3 + 0 \cdot 2^2 + 1 \cdot 2 + 0 \cdot 2^0$
 $= 58_{10} = 01011000_{BCD}$
 c) $874 = 100001110100_{BCD}$
10. a) $01110100_{BCD} = 74_{10} = 1001010_2$
 b) $100101000011_{BCD} = 943_{10} = 1110101111_2$
 c) $000101000111_{BCD} = 147_{10} = 100100110_2$
11. a) $6027_{10} = 0110000000100111_{BCD}$
 b) $425_{10} = (011101011000)_{\text{excess-3}}$
12. a) $15_{10} = (1000)_{GRAY}$
 b) $425_{10} = (011101011000)_{\text{excess-3}}$
 c) $11_{10} = (01110111)_{84-2-1}$
 d) $11_{10} = (00010001)_{2421}$
13. a) $0001_{GRAY} = 0001_2$
 b) $11100_{GRAY} = 10111_2$
 c) $10100_{GRAY} = 11000_2$
 d) $10101_{GRAY} = 11001_2$
14. a) $0110_2 = 0101_{GRAY}$
 b) $10110_2 = 11101_{GRAY}$
 c) $10100_2 = 11110_{GRAY}$
 d) $10101_2 = 11111_{GRAY}$
15. a) $1100_{\text{excess-3}} = 9_{10}$
 b) $10101000_{\text{excess-3}} = 75_{10}$
 c) $100001110011_{\text{excess-3}} = 540_{10}$
16. a) $7_{10} = 1010_{\text{excess-3}}$
 b) $16_{10} = 01001001_{\text{excess-3}}$
 c) $32_{10} = 01100101_{\text{excess-3}}$
 d) $4089_{10} = 0111001110111100_{\text{excess-3}}$

17. a) darbe $a = 1$ g) darbe $g = 1$
 b) darbe $b = 1$ h) darbe $h = 0$
 c) darbe $c = 0$ i) darbe $i = 0$
 d) darbe $d = 0$ j) darbe $j = 1$
 e) darbe $e = 0$ k) darbe $k = 0$
 f) darbe $f = 1$ l) darbe $l = 1$

18. a) $13AF_{16} = 5039_{10}$
 b) $25E6_{16} = 9702_{10}$
 c) $B4.C9_{16} = 180.78515_{10}$
 d) $78.D3_{16} = 120.82421_{10}$

2. BÖLÜM


MANTIK DEVRELERİ VE BOOLE CEBRİ

1. a) $\overline{(x+y)}(\overline{x}+\overline{y}) = (\overline{x}\overline{y})(\overline{x}+\overline{y})$
 $= \overline{x}\overline{x}\overline{y} + \overline{x}\overline{y}\overline{y} \quad (z.z = z)$
 $= \overline{x}\overline{y} + \overline{x}\overline{y} = \overline{x}\overline{y} \quad (z+z = z)$
 b) $(\overline{x}+\overline{y})(\overline{x}+z)(y+z) = (x+y)(z+\overline{x})$
 c) $x + xy + yz + \overline{[(\overline{xy}) + \overline{x}]} = x + xy + yz + \overline{[(\overline{xy})]}(\overline{x})$
 $= x + yx + yz + (yz)\overline{x}$
 $= x(1+y) + yz(1+\overline{x})$
 $= x + yz$
 d) $(x + \overline{yz})(\overline{x} + \overline{yz}) = v + \overline{v} = 1 \quad [v = x + \overline{yz}]$
2. a) $A(\overline{B} + C) + A\overline{C} = A\overline{B} + AC + A\overline{C}$
 $= A\overline{B}(C + \overline{C}) + AC(B + \overline{B}) + A\overline{C}(B + \overline{B})$
 $= A\overline{B}C + A\overline{B}\overline{C} + ABC + A\overline{B}C + AB\overline{C} + A\overline{B}\overline{C}$
 $= A\overline{B}C + A\overline{B}\overline{C} + ABC + AB\overline{C}$
 $[101+100+111+110]$
 $= \sum_m(4, 5, 6, 7)$
 b) $(A + \overline{B} + C)(\overline{B} + C + D)(\overline{A} + C) = C + \overline{A}\overline{B}$
 c) $(A + B)(A + \overline{C})(A + D)(\overline{B}\overline{C}D + E) = \overline{B}\overline{C}D + AE$

3. a) $\overline{C}D + \overline{C}\overline{E} + \overline{G}H = \overline{C}(D + \overline{E}) + \overline{G}H$
 $= (\overline{C} + \overline{G}H)(D + \overline{E} + \overline{G}H)$
 $= (\overline{C} + \overline{G})(\overline{C} + H)(D + \overline{E} + \overline{G})(D + \overline{E} + H)$
 b) $ABE + \overline{D}E + A\overline{C}E = E(A + \overline{D})(B + \overline{C} + \overline{D})$
 c) $A\overline{B} + \overline{C}D = (A\overline{B} + \overline{C})(A\overline{B} + D)$
 $[X + YZ = (X + Y)(X + Z)]$
 $= (A + \overline{C})(\overline{B} + \overline{C})(A + D)(\overline{B} + D)$
4. a) $Q = (AB + CD + \overline{A}\overline{C}\overline{D})$
 b) $E = A(B \oplus C) + (A\overline{B})$ ve $F = C$
 c) $F = D + C(A + B)$

5. $Q = A \oplus B \oplus C$


A	B	C	Q
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1



6. a)
- b)
- 7.

$$8. F = \bar{a}\bar{b}\bar{c} + \bar{a}bc + a\bar{b}c + abc$$


$$= \bar{a}(\bar{b}\bar{c} + bc) + a(\bar{b}c + bc) = \bar{a}(\bar{b} \oplus c) + a(b \oplus c)$$



Girişler D C B A	Çıkış F
0 0 0 0	0
0 0 0 1	1
0 0 1 0	1
0 0 1 1	0
0 1 0 0	1
0 1 0 1	0
0 1 1 0	0
1 0 0 0	1
1 0 0 1	0
1 0 1 0	0
1 0 1 1	1
1 1 0 0	0
1 1 0 1	1
1 1 1 0	1
1 1 1 1	0
0 1 1 1	1


$$10. F = x \oplus y = \bar{x}y + x\bar{y}$$

olup sadece VEDEĞİL kapıları kullanarak şu şekilde gerçekleştirilir.



Giriş S ₁ S ₂ S ₃ S ₄	Çıkış F
0 0 0 0	0
0 0 0 1	1
0 0 1 0	1
0 0 1 1	0
0 1 0 0	1
0 1 0 1	0
0 1 1 0	0
0 1 1 1	1
1 0 0 0	1
1 0 0 1	0
1 0 1 0	0
1 0 1 1	1
1 1 0 0	0
1 1 0 1	1
1 1 1 0	1
1 1 1 1	0

$$F = A \oplus B \oplus C \oplus D$$



$$12. F = (a + b\bar{c} + \bar{d} + ef)(a + b\bar{c} + (\bar{d} + ef))$$

$x = a + b\bar{c}$ ve $y = \bar{d} + ef$ olarak kabul edersek yukarıdaki ifade;

$F = (x + y)(x + \bar{y})$ olur. Dağılma özelliğini kullanarak;

$$F = xx + x\bar{y} + xy + y\bar{y} \quad (y\bar{y} = 0 \text{ ve } xx = x)$$


$$F = x + x\bar{y} + xy = x + x(\bar{y} + y)$$

$$F = x + x.1 \quad (\bar{y} + y = 1)$$

$$F = x = a + b\bar{c}$$

$$13. F = S_1S_2 + S_3S_4 + S_2S_3 + S_1S_3 + S_2S_4$$

Giriş S ₁ S ₂ S ₃ S ₄	Çıkış Q
0 0 0 0	0
0 0 0 1	0
0 0 1 0	0
0 0 1 1	1
0 1 0 0	0
0 1 0 1	1
0 1 1 0	1
0 1 1 1	1
1 0 0 0	0
1 0 0 1	0
1 0 1 0	1
1 0 1 1	1
1 1 0 0	1
1 1 0 1	1
1 1 1 0	1
1 1 1 1	1



B	A	Y
0	0	0
0	1	1
1	0	0
1	1	1

$$Y = A\bar{B} + A \cdot B$$

$$= A(\bar{B} + B)$$

$$= A$$

C B A	Y
0 0 0	0
0 0 1	0
0 1 0	0
0 1 1	1
1 0 0	1
1 0 1	0
1 1 0	0
1 1 1	1

$$Y = A \cdot B \cdot \bar{C} + \bar{A} \cdot \bar{B} \cdot C + A \cdot B \cdot C$$

$$= AB(C + \bar{C}) + \bar{A} \cdot \bar{B} \cdot C$$

$$= A \cdot B + \bar{A} \cdot \bar{B} \cdot C$$

3. BÖLÜM

BOOLE FONKSİYONLARININ SADELEŞTİRİLMESİ

1. a)

CD \ AB	00	01	11	10
00	1	1		1
01	1		1	1
11		1	1	
10	1	1		

$$F = \bar{B}\bar{C} + \bar{A}\bar{D} + \bar{A}BC + ABD$$

b)

CD \ AB	00	01	11	10
00	1		1	1
01	1	1	x	x
11			1	
10	x		x	


$$F = \bar{B}\bar{C} + AB + CD$$

2. a) $F(a, b, c) = (b + d)(\bar{a} + \bar{c})(a + \bar{b} + \bar{d})$

b) $F(a, b, c) = (\bar{a} + \bar{b})(\bar{b} + d)(\bar{c} + \bar{d})$


3.

CD \ AB	00	01	11	10
00	1	1		1
01				
11		1		
10	1	1	1	1



4.

CD \ AB	00	01	11	10
00		1	1	
01		1	1	
11	1	1	1	1
10		1		



$$F = \bar{A}B + B\bar{C} + CD$$

5. a)

CD \ AB	00	01	11	10
00	1			1
01	1	1		1
11				
10	1			1

$$F(a, b, c, d) = \bar{b}\bar{c} + \bar{b}\bar{d} + \bar{a}cd$$

b) grup 0 0 0000 0,1 000- 0,1,8,9 -00-
 ----- 0,2 00-0 0,8,1,9 -00-
 grup 1 1 0001 0,8 -000 0,2,8,10 -0-0
 2 0010 ----- 0,8,2,10 -0-0
 8 1000 1,5 0-01
 ----- 1,9 -001
 grup 2 5 0101 2,10 -010
 9 1001 8,9 100-
 10 1010 8,10 10-0

$$F(a, b, c, d) = \bar{b}\bar{c} + \bar{b}\bar{d} + \bar{a}cd$$

6. a)

A = 0				
DE \ BC	00	01	11	10
00	1			1
01	1	1		1
11	1	1		
10				

$$F = \bar{A}\bar{B}\bar{C} + \bar{B}E + \bar{A}CE$$

A = 0				
DE \ BC	00	01	11	10
00				
01	1	1		1
11	1	1		1
10				

$$(\bar{A} + A = 1)$$

7. a) Asal çarpanlar: $\bar{x}\bar{y}\bar{z}$, $w\bar{x}\bar{z}$, $w\bar{y}\bar{z}$, $wx\bar{y}$ ve xz

b) Asal çarpanlar: $\bar{a}\bar{c}\bar{d}$, $\bar{b}\bar{c}\bar{d}$, $\bar{a}b$, bd , bc , ad , ac ve $\bar{a}\bar{b}$

c) Asal çarpanlar: $\bar{b}\bar{c}\bar{d}\bar{e}$, $ab\bar{d}\bar{e}$, $\bar{a}\bar{b}\bar{e}$, $\bar{a}\bar{c}\bar{e}$, $\bar{a}\bar{b}\bar{c}$, $\bar{a}\bar{b}\bar{c}$, $\bar{a}\bar{b}\bar{e}$, abc ve ce

8. a) $F(a, b, c, d) = \bar{b}\bar{c}\bar{d} + \bar{b}c + cd + ab + ad$ (veya $\bar{b}\bar{d}$)

b) $F(a, b, c, d) = \bar{b}\bar{c}\bar{d} + \bar{b}c + \bar{a}d + ab + (\bar{a}\bar{b} \text{ veya } \bar{a}c)$

9. a) $F(a, b, c, d, e) = \Sigma_m(5, 13, 21, 29) = \bar{c}\bar{d}\bar{e}$

b) $F(a, b, c, d, e, f) = \Sigma_m(4, 20, 36, 52) = \bar{c}\bar{d}\bar{e}\bar{f}$

$$10. K = M_d M_y + M_d M_2 + M_d M_1 + M_y M_1 M_2$$

$$K = (M_d + M_y)(M_d + M_1)(M_d + M_2)(M_y + M_1 + M_2)$$

$M_d M_y M_1 M_2$	K
0 0 0 0	0
0 0 0 1	0
0 0 1 0	0
0 0 1 1	0
0 1 0 0	0
0 1 0 1	0
0 1 1 0	0
0 1 1 1	1
1 0 0 0	0
1 0 0 1	1
1 0 1 0	1
1 0 1 1	1
1 1 0 0	1
1 1 0 1	1
1 1 1 0	1
1 1 1 1	1

M1-M2	Md-My	00	01	11	10
00				1	
01				1	1
11			1	1	1
10				1	1

$$11. a) F = (A+B+C+D)(A+B+C+\bar{D})(A+B+\bar{C}+D)(\bar{A}+B+C+D)(\bar{A}+B+\bar{C}+D)$$

$$b) F = (\bar{A}\bar{B}\bar{C}D)(\bar{A}\bar{B}\bar{C}\bar{D})(\bar{A}\bar{B}C\bar{D})(\bar{A}\bar{B}CD)(\bar{A}B\bar{C}D)(\bar{A}B\bar{C}\bar{D})(\bar{A}BC\bar{D})(\bar{A}BCD)(AB\bar{C}D)(AB\bar{C}\bar{D})(ABCD)$$

$$12.$$

AB	00	01	11	10
CD		1	1	
00				
01				
11			1	
10			1	

$$a) F = \bar{B}\bar{C}\bar{D} + ABC$$

AB	00	01	11	10
CD				1
00				
01	1		1	1
11	1		1	1
10				1

$$b) F = \bar{A}\bar{B} + AD + \bar{B}D$$

$$13. F = A + \bar{B}\bar{C} \text{ ifadesinde bulunan iki terimi } Axx \text{ ve } x\bar{B}\bar{C} \text{ biçiminde düşünüp } x \text{'in yerine konması gereken 0 ve 1 olası minterm'lerin durumu "lojik 1" olarak düşünülerek Karnaugh diyagramına yerleştirilir.}$$


A	BC	00	01	11	10
0					1
1	1	1	1	1	1

$$14. F(a, b, c, d) = \sum_m (2, 3, 10, 11, 12, 13, 14, 15) \text{ fonksiyonunu sadeleştirerek;}$$

AB	00	01	11	10
CD			1	
00			1	
01			1	
11	1		1	1
10	1		1	1


$$F = AB + \bar{B}C$$

a) Sadece VEDEĞİL kapıları ile devre tasarımı:



b) $F = (\bar{B}\bar{C} + \bar{A}B)$ her iki tarafın tümleyeni alınarak F bulunur.

$F = (B + C)(A + \bar{B})$ Buna göre sadece VEYADEĞİL kapıları ile devre tasarımı:



$$15. a) F(w, x, y, z) = (\bar{x}\bar{y} + z) + z + xy + wz$$

$$= (\bar{x}\bar{y})\bar{z} + xy + z(1 + w) \quad (1 + w = 1 \text{ ve } z \cdot 1 = z)$$

$$= (\bar{x}\bar{y})\bar{z} + xy + z$$

$$= (x + y)\bar{z} + xy + z$$

$$= x\bar{z} + y\bar{z} + xy + z$$

$$x\bar{z} = x(y + \bar{y})\bar{z} = xy\bar{z} + x\bar{y}\bar{z}$$

$$y\bar{z} = y(x + \bar{x})\bar{z} = xy\bar{z} + \bar{x}y\bar{z}$$

$$z = (x + \bar{x})(y + \bar{y})z = (xy + x\bar{y} + \bar{x}y + \bar{x}\bar{y})z$$

$$z = xyz + x\bar{y}z + \bar{x}yz + \bar{x}\bar{y}z$$

$$xz = (z + \bar{z})xy = xyz + x\bar{y}\bar{z}$$

$$F(w, x, y, z) = \bar{x}\bar{y}\bar{z} + \bar{x}y\bar{z} + \bar{x}\bar{y}z + x\bar{y}\bar{z} + x\bar{y}z + xy\bar{z} + xyz$$

$$m_1, m_9; m_2, m_{10}; m_3, m_{11}; m_4, m_{12}; m_5, m_{13}; m_6, m_{14}; m_7, m_{15}$$

Benzer biçimde w eksik değişkenide yukarıdaki ifadeye eklersek:

$$F(w, x, y, z) = \sum_m (1, 2, 3, 4, 5, 6, 7, 9, 10, 11, 12, 13, 14, 15)$$

- b) Minterm'in tersi (eksik olan terimleri) maxterm'i verir.

$$F(w, x, y, z) = \Pi(0, 8)$$

c)

wx \ yz	00	01	11	10
00		1	1	
01	1	1	1	1
11	1	1	1	1
10	1	1	1	1

$$F = x + y + z$$

d)

wx \ yz	00	01	11	10
00	0			0
01				
11				
10				

$$\bar{F} = \bar{x}\bar{y}\bar{z} \quad F = (\bar{F}) = x + y + z$$

4. BÖLÜM


BİRLEŞİK (KOMBİNASYONEL) MANTIK DEVRELER

1. Önce doğruluk tablosu çıkarılır. Sonra Karnough diyagramı ile sadeleştirilen fonksiyon mantık kapıları ile tasarlanır.

$A_3A_2A_1A_0$	F
0 0 0 0	0
0 0 0 1	0
0 0 1 0	0
0 0 1 1	1
0 1 0 0	1
0 1 0 1	1
0 1 1 0	1
0 1 1 1	1
1 0 0 0	0
1 0 0 1	0
1 0 1 0	0
1 0 1 1	0
1 1 0 0	0
1 1 0 1	0
1 1 1 0	0
1 1 1 1	0

$A_0A_1 \backslash A_2A_3$	00	01	11	10
00			1	
01	1	1	1	1
11				
10				

$$F = A_3\bar{A}_2 + \bar{A}_2A_1A_0$$



2. Önce doğruluk tablosu çıkarılır. Sonra Karnough diyagramı ile sadeleştirilen fonksiyon mantık kapıları ile tasarlanır.


$A_3A_2A_1A_0$	F
0 0 0 0	0
0 0 0 1	0
0 0 1 0	1
0 0 1 1	0
0 1 0 0	1
0 1 0 1	0
0 1 1 0	1
0 1 1 1	0
1 0 0 0	1
1 0 0 1	0
1 0 1 0	1
1 0 1 1	1

$A_1A_0 \backslash A_3A_2$	00	01	11	10
00				1
01	1			1
11				
10	1			1


$$F = \bar{A}_3\bar{A}_2A_1 + \bar{A}_3A_2\bar{A}_0 + A_3\bar{A}_2\bar{A}_1$$

3. a) $S = X + Y$ toplamında X ve Y 3 bit ise; $X: X_2, X_1, X_0$ ve $Y: Y_2, Y_1, Y_0$ olur.


Tam toplayıcı devresi:




Yarı toplayıcı devresi:






- b) $S = X - Y$ burada X ve Y sayıları 4 bit olup $X: X_3, X_2, X_1, X_0$ ve $Y: Y_3, Y_2, Y_1, Y_0$ biçimindedir. Buna göre tam ve yarı toplayıcı devreleri şu şekilde tasarlanır.




Tam toplayıcı devresi:




- d) $S = X + Y + Z + 1$ toplamında X, Y ve Z 2 bit olup; $X: X_1, X_0, Y: Y_1, Y_0, Z: Z_1, Z_0$ ve 1: 01 biçimindedir. Buna göre tam toplayıcı devresi aşağıdaki gibi tasarlanır.



5. Kuzey-Güney ($K-G$) = $\overline{C}\overline{D}(A+B) + AB(\overline{C} + \overline{D})$
Doğu-Batı ($D-B$) = $\overline{(K-G)}$
= $\overline{(\overline{C}\overline{D}(A+B) + AB(\overline{C} + \overline{D}))}$




6. CD kontrol girişleri diğer çoklayıcı çıkışlarını (kendi çoklayıcısının girişleri olduğundan) yönlendirir. CD=00 iken en üstteki çoklayıcı, 01 iken bir alttaki, 10 iken bir sonraki, 11 iken de en alttaki çoklayıcı çıkışı aktif olur.




7. a) D seçici girişi 01 iken; F çıkışı 11 ise çoklayıcı girişi 1, F çıkışı 00 ise çoklayıcı girişi 0 olacaktır.

A	B	C	D	F
0	0	0	0	1
0	0	0	1	1
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	0
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	1
1	1	1	1	1




b)

A	B	C	D	F
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	1
0	1	0	0	1
0	1	0	1	0
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	1
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0




c)

AB	00	01	10	11
CD	I ₀	I ₁	I ₂	I ₃
00	0	4	8	12
01	1	5	9	13
10	2	6	10	14
11	3	7	11	15
	D	$\bar{C}\bar{D}$	CD	1




8. a)



b)


I ₀	I ₁	I ₂	I ₃	I ₄	I ₅	I ₆	I ₇
0	2	4	6	8	10	12	14
1	3	5	7	9	11	13	15
$\bar{w}$	$\bar{w}$	w	w	$\bar{w}$	$\bar{w}$	w	w



c)

WX	00	01	11	10
YZ	1			1
01		1	1	
11		1	1	
10	1			1

$$F = \bar{X}\bar{Z} + XZ$$



9. $F = A \oplus B \oplus C \oplus D$

10.


Onlu	Giriş BCD	Çıkış Üç-fazlılık
0	0000	0011
1	0001	0100
2	0010	0101
3	0011	0110
4	0100	0111
5	0101	1000
6	0110	1001
7	0111	1010
8	1000	1011
9	1001	1100

$$E = \Sigma(5, 6, 7, 8, 9)$$

$$F = \Sigma(1, 2, 3, 4, 9)$$


$$G = \Sigma(0, 3, 4, 7, 8)$$

$$H = \Sigma(0, 2, 4, 6, 8)$$




11. a)

X	Y	Z	A
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0




b)

X	Y	Z	B
000			1
001			1
010			0
011			0
100			0
101			0
110			1
111			1




c)

XYZ	C
0 0 0	0
0 0 1	0
0 1 0	1
0 1 1	0
1 0 0	0
1 0 1	0
1 1 0	1
1 1 1	0



d)

XYZ	D
0 0 0	0
0 0 1	1
0 1 0	1
0 1 1	1
1 0 0	0
1 0 1	1
1 1 0	0
1 1 1	1




12. Alarm = $IK + \bar{I}F$ (I: Kontak, K: Kapı, F: Farlar)


13. $F(A, B, C) = \bar{A}\bar{B} + AC$ fonksiyonunu A ve B terimlerini kontrol girişi kabul ederek;

$$F = \bar{A}\bar{B} + AC(B + \bar{B}) = \bar{A}\bar{B}1 + A\bar{B}C + ABC \text{ olur.}$$


Buna göre devre tasarlanırsa:



14.



15. M = 0 iken toplama, M = 1 iken çıkarma yapan 4 bitlik Tam Toplayıcı/Çıkarıcı devresi:




Burada;


M = 0 olduğunda: $B \oplus 0 = B$ (giriş eldesi; $C_0 = 0$ olur.)

M = 1 olduğunda: $B \oplus 1 = \bar{B}$ (giriş eldesi $C_1 = 1$ olur.)

16. Her aralıkta veri seçme hatlarının ikilik durumları hangi verinin seçileceğine karar verir. Veri seçme girişlerinin 00, 01, 10, 11, 00, 01, 10, 11,... şeklinde yinelenen kodlar biçiminde devam eder. Bu durumda çıkış dalgası aşağıdaki gibi olur.



17.



18. 7 parçalı kodçözücü devre çıkışında her bir darbe için onlu çıkışlar:

a darbesi: 9, b darbesi: 3, c darbesi: 5,
d darbesi: 8, e darbesi: 2, f darbesi: boş,
g darbesi: 0, h darbesi: 7, i darbesi: u,
j darbesi: 6

19. İki adet 4x1 çoklayıcı kullanarak bir tam toplayıcı devresini tasarlayınız.


Girişler X Y Z	Çıkışlar S C
0 0 0	0 0
0 0 1	1 0
0 1 0	1 0
0 1 1	0 1
1 0 0	1 0
1 0 1	0 1
1 1 0	0 1
1 1 1	1 1

$$S(x, y, z) = \Sigma_m(1, 2, 4, 7)$$

$$C(x, y, z) = \Sigma_m(3, 5, 6, 7)$$


	I_0	I_1	I_2	I_3
$\bar{x}$	0	2	4	6
x	1	3	5	7
S	x	$\bar{x}$	$\bar{x}$	x

	I_0	I_1	I_2	I_3
$\bar{x}$	0	2	4	6
x	1	3	5	7
C	x	x	x	1




Onlu	A_4	A_3	A_2	A_1	A_0	Z_1	Z_2	Z_3	I
0	0	0	0	0	0	1	0	1	$I_0 = 1$
1	0	0	0	0	1	1	0	1	
2	0	0	0	1	0	1	0	1	$I_1 = 1$
3	0	0	0	1	1	1	0	1	
4	0	0	1	0	0	1	0	0	$I_2 = 0$
5	0	0	1	0	1	1	0	0	
6	0	0	1	1	0	1	0	0	$I_3 = 0$
7	0	0	1	1	1	1	0	0	
8	0	0	0	0	0	1	0	0	$I_4 = 0$
9	0	1	0	0	1	1	0	0	
10	0	1	0	1	0	1	0	0	$I_5 = 0$
11	0	1	0	1	1	1	0	0	

12	0	1	1	0	0	1	0	0	$I_6 = 0$
13	0	1	1	0	1	1	0	0	$I_7 = \bar{A}_0$
14	0	1	1	1	0	1	0	0	
15	0	1	1	1	1	1	0	0	$I_8 = A_0$
-16	1	0	0	0	0	0	1	0	
-15	1	0	0	0	1	0	1	1	$I_9 = 0$
-14	1	0	0	1	0	0	1	0	$I_{10} = \bar{A}_0$
-13	1	0	0	1	1	0	1	0	
-12	1	0	1	0	0	0	1	1	$I_{11} = 0$
-11	1	0	1	0	1	0	1	0	$I_{12} = A_0$
-10	1	0	1	1	0	0	1	0	
-9	1	0	1	1	1	0	1	0	$I_{13} = A_0$
-8	1	0	0	0	0	0	1	0	$I_{14} = 0$
-7	1	1	0	0	1	0	1	1	$I_{15} = A_0$
-6	1	1	0	1	0	0	1	0	
-5	1	1	0	1	1	0	1	1	
-4	1	1	1	0	0	0	1	0	
-3	1	1	1	0	1	0	1	0	
-2	1	1	1	1	0	0	1	0	
-1	1	1	1	1	1	0	1	1	



21. 2x4 kodçözücü kullanarak bir 4x16 kodçözücü devresini tasarlarken 5 adet 2x4 kodçözücüsüne ihtiyaç duyulur. Aşağıdaki doğruluk tablosunda görüldüğü gibi bunlardan birisi diğer kodçözücülerin izin girişlerini kontrol etmek için kullanılır. Çıkışlar VEDEĞİL'e göre tasarlanmıştır. VEYA'ya göre tasarlanmak istenirse izin verme ve kodçözücü çıkışlarının inverter'ları kaldırılır.

İzin ($\bar{EN}$)	Girişler a b	Çıkışlar (Cd) 0 1 2 3
1	x x	1 1 1 1
0	0 0	0 1 1 1
0	0 1	1 0 1 1
0	1 0	1 1 0 1
0	1 1	1 1 1 0



- 22.



A B C	F
0 0 0	0
0 0 1	0
0 1 0	0
0 1 1	0
1 0 0	0
1 0 1	1
1 1 0	0
1 1 1	1

$$A = 0 \text{ için } \Rightarrow F = I_2 = 0$$

$$A = 1 \text{ için } \Rightarrow F = I_3 = C$$

$$F = \Sigma_m(5, 7) = \bar{A}\bar{B}C + BC$$

23. $F(A, B, C, D) = CD(A \oplus B) = CD(\overline{A}B + A\overline{B})$
 $= \overline{A}BCD + A\overline{B}CD(1011 + 0111)$
 $= \Sigma_m(7, 11)$




$$F = \Sigma_m(0, 3, 4, 5, 7, 8, 9, 10, 11, 15)$$



5. BÖLÜM BİRLEŞİK BELLEK DEVRELERİ

1. Bir PLA genel olarak ROM'a benzer ancak PLA'da değişkenlerin tümü kodlanmadığından ROM'da olduğu gibi mintermlerin hepsi üretilemez. PLA'nın ROM'a üstünlüğü, etkisiz durumların sayısının arttığı durumlarda gözlenir. Ayrıca, PLA'da kodçözücü yerine bir grup VE kapısı yerleştirilmiştir. Bu kapıların herbiri giriş değişkenlerinin mintermlerini üretmek için programlanabilir. PLA ve PAL içerisinde VE ve VEYA kapıları arasında sigortalar vardır. Herikiside program tablosuna ihtiyaç duyarlar. PAL'da hem VE hemde sabit VEYA kapıları programlanabilir. PAL'ın programlanması daha kolaydır ancak VE elemanları PLA'nın ki kadar esnek değildir. Bir minterm PLA da iki veya daha fazla VEYA kapısı arasında paylaşılırken PAL'da paylaşılamaz.


2. Fonksiyonlarda 3 giriş olduğu için: $2^3 = 8$ çıkış olduğundan önce doğruluk tablosu bulunur ve buna göre bir 3x8 kodçözücü ile çıkışına ilave VEYA kapıları kullanılarak istenen ROM devresi aşağıdaki gibi tasarlanır.



3. a) 3 bitlik bir sayının karesi maksimum onlu 49 edecektir. Bu sayı ikili olarak 6 bit ile ifade edilebileceği için 8x4 ROM'un çıkışına 2 bit daha ilave edilmelidir.




A_2	A_1	A_0	F_1	F_2	F_3	F_4
1	1	-	1	0	0	0
1	0	-	0	1	0	0
1	-	1	0	1	0	0
0	1	1	0	0	1	0
1	0	1	0	0	1	0
-	1	0	0	0	0	1



4.


A	B	C	D	F_1	F_2
0	-	1	1	1	0
0	1	-	1	1	0
0	1	1	-	1	0
1	0	-	-	0	1
1	-	1	-	0	1



5.

AB	00	01	11	10
CD	00	1		1
01	1	1	1	1
11	1	1	1	1
10	1	1	1	1

$$F_1 = \bar{B} + AC \quad F_2 = A\bar{C} + \bar{C}D \quad F_3 = \bar{B}\bar{D} + BCD$$



6. PAL Tablosu

Çarpım Terimleri	VE Girişleri A B C T ₃	Çıkışlar (T ₀ T ₁ T ₂ T ₃)
1	-1 0 -	$T_3 = \bar{B}\bar{C} + \bar{A}\bar{C} + \bar{A}\bar{B}C$
2	1-0-	
3	0 0 1 -	
4	0 0 - -	$T_2 = \bar{A}\bar{B} + AB + BC$
5	1 1 - -	
6	- 1 1 -	
7	- - - 1	$T_1 = T_3 + ABC$
8	1 1 1 -	
9	- - 1 -	$T_0 = C + \bar{A}B$
10	0 1 - -	

7.

Onlu Rakam	BCD-8421 ABCD	3-fazlılık $F_1F_2F_3F_4$
0	0000	0011
1	0001	0100
2	0010	0101
3	0011	0110
4	0100	0111
5	0101	1000
6	0110	1001
7	0111	1010
8	1000	1011
9	1001	1100

AB	00	01	11	10
CD	00			1
01		1		1
11		1		
10		1		

$$F_1 = \bar{A}BD + \bar{A}BC + \bar{A}B\bar{C}$$

AB	00	01	11	10
CD	00	1		
01	1			1
11	1			
10	1			

$$F_2 = \bar{A}\bar{B}D + \bar{B}\bar{C}D + \bar{A}B\bar{C}D$$


AB	00	01	11	10
CD	00	1	1	1
01				
11	1	1		
10				

$$F_3 = \bar{A}\bar{C}D + \bar{B}\bar{C}D + \bar{A}CD$$

AB	00	01	11	10
CD	00	1	1	1
01				
11				
10	1	1		

$$F_4 = \bar{B}\bar{C}D + \bar{A}D$$

ABCD	F ₁ F ₂ F ₃ F ₄
01-1	1 0 0 0
011-	1 0 0 0
100-	1 0 0 0
001-	0 1 0 0
-001	0 1 0 0
0100	0 1 0 0
0-00	0 0 1 0
-000	0 0 1 1
0-11	0 0 1 0
0--0	0 0 0 1




8. a)

Onlu	Girişler a b c	Çıkışlar F ₁ F ₂
0	0 0 0	1 1
1	0 0 1	0 1
2	0 1 0	0 1
3	0 1 1	1 0
4	1 0 0	1 1
5	1 0 1	0 0
6	1 1 0	0 0
7	1 1 1	1 1

b)


bc \ a	0	1
00	1	1
01		
11	1	1
10		

Çarpım Terimleri	VE Girişleri A B C F ₁	Çıkışlar (T ₀ T ₁ T ₂ T ₃)
1	- 0 0 -	$F_1 = \overline{B}C + BC$
2	- 1 1 -	
3	0 0 - -	$F_2 = \overline{A}\overline{B} + F_1$
4	- - - 1	




c) Ticari PAL devreleri çok sayıda kapı içerir. Örneğin tipik bir PAL tümleşik devresinin 8 girişi, 8 çıkışı ve her biri sekiz genişlikli VE ve VEYA dizisinden oluşmuş sekiz bölgesi bulunabilir. Yukarıdaki devre sadece 3 girişli ve 2 çıkışlı olduğundan basitçe bir ROM devresi kullanmak daha kolaydır. Ama çoklu girişli ve çıkışlı sahip olan devre tasarımlarında PAL tercih edilir.

9.



10. Doğruluk tablosu ve devre tasarımı aşağıda görülmektedir.

X ₃ X ₂ X ₁ X ₀ Y ₃ Y ₂ Y ₁ Y ₀	S ₃ S ₂ S ₁ S ₀ C
0 0 0 0 0 0 0 0	0 0 0 0 0
0 0 0 0 0 0 0 0	0 0 0 1 0
...	...
0 1 0 1 0 0 1 1	x x x x x
0 1 0 1 0 1 0 0	x x x x x
...	...
1 0 0 1 1 0 0 0	1 0 1 1 1
1 0 0 1 1 0 0 1	1 0 1 0 1
1 0 0 1 1 0 1 0	0 1 1 0 1
1 0 0 1 1 0 1 1	1 1 1 0 1
...	...






6. BÖLÜM

SIRALI MANTIK (SEQUENTIAL LOGIC) DEVRELER


1. a) Sıralı devreler, birleşik devrelere ilaveten bellek elemanı bulundurmaktadır. Bundan dolayı sıralı devrelerde flip floplar kullanılır. Haliyle devrenin sadece şimdiki durumu değil gelecekteki durumu da dikkate alınır (çıkış girişi etki eder).
- b) Flip-floplar senkron iki durumlu (bistable) elemanlardır. Flip-flop ile tutucu arasındaki fark durum değiştirme şekilleridir. Flip-floplar tetikleme ile durum değiştirir, bu nedenle eşzamanlı (senkron) eleman adı verilir.

2. Verilen D flip flop negatif tetiklemeli bir flip flop'dur. Bundan dolayı düşen kenara göre çıkış zaman diyagramı aşağıda ki gibi olur.




5. $f = 1.44 / [(6.6 + 2 \times 3.3) \times 10^3 \times 0.1 \times 10^{-6}] = 1.07 \text{ kHz}$ olur.


6. Devrede görüldüğü gibi uydu flip flop'un saat darbeleri, ana flip flop'un tümleyenidir. Bundan dolayı, T bilgisinin A'ya ulaşması ile A çıkışının B çıkışına ulaşması arasındaki zaman farkı bir darbe süresi kadardır.



7. Moore modeli devre, verilen fonksiyonlara göre çizilirse aşağıdaki gibi olur.



JK flip flop Karakteristik tablosu ve verilen eşitliklere göre devrenin durum tablosu:



Devreye ait durum diyagramı

8. a) $S = X$, $R = \bar{X}B$,
 $T = \bar{A} + X$, $Y = XA + \bar{A}\bar{B}$

$X = 0$, $S = 0$ için $R = B$ olur. Böylece, $B = 0$ olduğu zaman A değişmez, diğer durumlarda temizlenir. $X = 1$ de A set olur. $X = 1$ veya $A = 0$ olduğu zaman toggle durumdadır, diğerleri değişmeden kalır. Bu durum aşağıdaki durum tablosunda görülmektedir.

Şimdiki durum (Present State) A B	Giriş (Input) X	Sonraki durum (Next State) A B	Flip-Flop Girişleri S R T	Çıkış (Out- put) Y
00	0	01	0 1 1	1
00	1	11	1 1 1	1
01	0	00	0 0 0	0
01	1	10	1 0 1	0
10	0	10	0 1 1	0
10	1	11	1 1 1	1
11	0	01	0 0 0	0
11	1	10	1 0 1	1

- b) $T = X\bar{B}$, $J = A$, $K = 1$, $Y = \bar{X}A + X\bar{B}$

$X = 1$ ve $B = 0$ A toggle durumundadır. $A = 1$ olduğunda ise B toggle durumundadır. Diğer durumlarda 0'a gider.

Şimdiki durum (Present State) A B	Giriş (Input) X	Sonraki durum (Next State) A B	Flip-Flop Girişleri S R T	Çıkış (Out- put) Y
00	0	00	0 1 0	0
00	1	10	0 1 1	1
01	0	00	0 1 0	0
01	1	00	0 1 0	0
10	0	11	1 1 0	1
10	1	01	1 1 1	1
11	0	10	1 1 0	1
11	1	10	1 1 0	0

9. Başlangıçta $X = 0$ ve $Z = 1$ olduğundan, $A \oplus X = Z = 1$, başlangıçta $A = 1$ olmasını gerektirir.

10. Verilen devrenin yapısından flip flop girişleri ve onlara ait karakteristik denklemlerini kullanarak sonraki durumlar bulunur. Buna göre;

- a) Flip-Flop Girişleri:

$$J_A = AB, K_A = \bar{B}, T = \bar{B} + X \text{ ve } Y = \bar{A}B$$


Karakteristik Denklemler:

$$\text{JK - FF için: } A(t+1) = J_A \bar{A} + \bar{K}_A A$$

$$\text{T - FF için: } B(t+1) = \bar{T}B + \bar{B}T = T \oplus B$$

Şimdiki durum A B	Giriş X	Sonraki durum A B	Flip-Flop Girişleri $J_A K_A T_B$	Çıkış Y
00	0	01	0 1 1	0
00	1	01	0 1 1	0
01	0	01	0 0 0	1
01	1	00	0 0 1	1
10	0	01	0 1 1	0
10	1	01	0 1 1	0
11	0	11	1 0 0	0
11	1	10	1 0 1	0


Mealy modeli devrenin durum diyagramı da durum tablosundan yararlanılarak şu şekilde çizilir.



b) Flip Flop girişleri: $T_A = A + B$ ve $T_B = \bar{A} + B$

Şimdiki durum A B	Sonraki durum A B	Flip-Flop Girişleri T_A T_B
0 0	0 1	0 1
0 1	1 0	1 1
1 0	0 0	1 0
1 1	0 0	1 1

Moore modeli sıralı devrenin durum diyagramı aşağıdaki gibi olur.



11. Bu devrede kullanılan her iki (A ve B) flip flop da D tipi flip-flop oldukları için şimdiki ve sonraki durumlar için karakteristik denklemleri:

Sonraki durum denklemleri:

$$A(t+1) = A(t)x(t) + B(t)x(t) = Ax + Bx$$

$$B(t+1) = \bar{A}(t)x(t) = \bar{A}x$$


Şimdiki-durum için çıkış değeri ise:

$$y(t) = [A(t) + B(t)]\bar{x}(t) = (A + B)\bar{x}$$

Yukarıdaki eşitliklerden ve verilen devreden faydalanarak sıralı devrenin analizi yapılır. Analizde önce durum tablosu ve ondan da durum diyagramı elde edilir.

Şimdiki durum A B	Giriş X	Sonraki durum A B	Çıkış Y
0 0	0	0 0	0
0 0	1	0 1	0
0 1	0	0 0	1
0 1	1	1 1	0
1 0	0	0 0	1
1 0	1	1 0	0
1 1	0	0 0	1
1 1	1	1 0	0

Analizi edilen Mealy modeli devrenin durum diyagramı aşağıda verilmiştir.



12. Flip Flop giriş eşitlikleri:

$$J_A = [\overline{(\bar{X}B)} (\bar{X}B)] = \bar{X}B + B\bar{X} = X \oplus B \quad K_A = \bar{X}B$$

$$J_B = (\bar{X} + \bar{A}) = XA \quad KB = (\bar{X} + \bar{A}) = XA$$

JK flip floplar için gelecek durum eşitlikleri:

$$\begin{aligned} A(t+1) &= J_A \bar{Q} + \bar{K}_A Q = (\bar{X}B + X\bar{B})A + (\bar{X}B)A \\ &= \bar{A}B\bar{X} + \bar{A}B\bar{X} + AX + \bar{A}B \end{aligned}$$


$$\begin{aligned} B(t+1) &= J_B \bar{Q} + \bar{K}_B Q = XAB + (\bar{X}A)B \\ &= \bar{A}B\bar{X} + B\bar{X} + \bar{A}B \end{aligned}$$

$$Y = (\bar{A} + \bar{B}) = AB$$

Sıralı devrenin bu eşitliklere göre durum tablosu:

Şimdiki durum A B	Giriş X	Sonraki durum A B	Flip-Flop Girişleri J _A K _A J _B K _B	Çıkış Y
00	0	00	0 0 0 0	0
00	1	10	1 0 0 0	0
01	0	11	1 1 0 0	0
01	1	01	0 0 0 0	0
10	0	10	0 0 0 0	0
10	1	11	1 0 1 1	0
11	0	01	1 1 0 0	1
11	1	10	0 0 1 1	1

Analizi edilen Moore modeli devrenin durum diyagramı aşağıda verilmiştir.



13. Flip Flop girişleri:

$$J_A = \overline{(A + X)}, \quad K_A = \overline{B},$$

$$D_B = \overline{B}X = X + B$$

$$Y = \overline{A} + B$$

Karakteristik Denklemler:


$$JK - FF \text{ için: } A(t+1) = J_A \overline{A} + \overline{K}_A A$$

$$D - FF \text{ için: } B(t+1) = D_B$$

Devreye ait durum tablosu:

Şimdiki durum A B	Giriş X	Sonraki durum A B	Flip-Flop Girişleri J _A K _A T _B	Çıkış Y
00	0	01	1 1 0	1
00	1	01	0 1 1	1
01	0	01	1 0 0	1
01	1	00	0 0 0	1
10	0	01	1 1 0	0
10	1	01	0 1 1	0
11	0	11	0 0 0	1
11	1	10	0 0 0	1

Analizi edilen sıralı devrenin durum diyagramı:



14.

Şimdiki durum A B	Giriş X	Sonraki durum A B	Flip-Flop Girişleri D _A D _B	Çıkış Y
00	0	1 0	1 0	0 0
00	1	0 1	0 1	0 0
01	0	1 0	1 0	1 0
01	1	1 1	1 1	1 1
10	0	1 0	1 0	1 0
10	1	0 1	0 1	1 0
11	0	0 0	0 0	0 1
11	1	0 1	0 1	0 0

$$F_1 = A \oplus B$$

$$X = 0 \text{ için } F_2 = AB$$

$$X = 1 \text{ için } F_2 = \overline{A}B$$

$$D_B = X$$

$$A = X \otimes F_2 = \overline{X} \overline{F}_2 + X F_2$$

15. D_A , D_B ve D_C flip-flop giriş fonksiyonları, A, B, C şimdiki durumları ve X girişine bağlı fonksiyonlardır.

AB	00	01	11	10
CD	00 1		1	
01		1		1
11		1		1
10	1		1	

$$D_A = \overline{B}\overline{C}X + B\overline{C}\overline{X} + \overline{B}\overline{C}\overline{X} + \overline{B}C\overline{X}$$

$$D_A = B(\overline{C}X + \overline{C}\overline{X}) + \overline{B}(\overline{C}\overline{X} + C\overline{X})$$

$$D_A = B(X\oplus C) + \overline{B}(\overline{X}\oplus \overline{C}) \quad (X\oplus C) = Y$$

$$D_A = BY + \overline{B}\overline{Y} = \overline{B}\oplus \overline{Y} = \overline{B}\oplus (X\oplus C)$$


CX\AB	00	01	11	10
00				
01				
11	1	1	1	1
10	1	1	1	1

$$D_A = A$$


CX\AB	00	01	11	10
00				
01	1	1	1	1
11	1	1	1	1
10				

$$D_C = B$$

Bu girişlere sıralı devre tasarlanırsa:



Sıralı devrenin durum diyagramı:



b)

A\BX	00	01	11	10
0			1	1
1	x	x	x	x

$$J_A = B$$

A\BX	00	01	11	10
0	x	x	x	x
1	1	1	1	1

$$K_A = X$$

Yeni flip-flop girişlerine göre durum tablosu yeniden düzenlenirse:

Şimdiki durum A B	Giriş X	Sonraki durum A B	Flip-Flop Girişleri J _A K _A D _B	Çıkış Y
0 0	0	0 0	0 x 0	1
0 0	1	0 1	0 x 1	1
0 1	0	1 0	1 x 0	1
0 1	1	1 1	1 x 1	1
1 0	0	1 0	x 0 0	0
1 0	1	0 1	x 1 1	0
1 1	0	1 0	x 0 0	0
1 1	1	0 1	x 1 1	1

16. a) Flip Flop girişleri: $S_A = \overline{A}B$;


$$R_A = AX;$$

$$T_B = B\otimes X$$

$$\text{Devre çıkış fonksiyonu: } Y = \overline{A} + BX$$

Şimdiki durum A B	Giriş X	Sonraki durum A B	Flip-Flop Girişleri S _A R _A T _B	Çıkış Y
0 0	0	00	0 0 0	1
0 0	1	01	0 0 1	1
0 1	0	10	1 0 1	1
0 1	1	11	1 0 0	1
1 0	0	10	0 0 0	0
1 0	1	01	0 1 1	0
1 1	0	10	0 0 1	0
1 1	1	01	0 1 0	1

Yeni tip flip-floplara göre sıralı devre:




17. Moore modeli devreye ait durum tablosu:

Şimdiki durum AB	Giriş X	Sonraki durum AB	Flip-Flop Girişleri $J_A K_A J_B K_B$
00	0	01	1 0 1 0
01	1	01	0 1 0 0
01	0	10	1 0 1 0
10	1	11	0 1 1 1
11	0	11	1 0 0 1
11	1	00	0 1 1 1

Durum tablosundan yararlanarak JK flip-flop'larına ait giriş eşitlikleri elde edilir:

$$J_A = X, \quad K_A = X; \quad J_B = \overline{(A \oplus X)}, \quad K_B = A;$$


Burada JB girişine ait sütun X sütunu ile aynı olduğu kolayca anlaşılmaktadır. Elde edilen bu eşitlikler kullanılarak istenilen Moore modeli devre şu şekilde tasarlanır.



7. BÖLÜM

SAKLAYICI VE SAYICI DEVRELER

1. Devrede $Q_2 = \overline{Q_1} \overline{Q_3}$ ve $Q_3 = \overline{CP}$ olduğuna dikkat ediniz.



2.

Onlu	A B	T_A	T_B
0	00	0	0
1	01	1	1
2	10	0	0
3	11	0	0
2	10	1	1
1	01	0	0
0	00	0	0


B \ A	0	1
0	0	0
1	1	0

$$T_B = 1$$


B \ A	0	1
0	0	1
1	0	0

ileri sayıcı $\overline{AB} = T_A$


geriye sayıcı $\overline{AB} = T_A$



3. a)




b)



c)

D	C	B	A	CP
1	0	0	0	0
0	1	0	0	1
0	0	1	0	2
0	0	0	1	3
1	0	0	0	4
0	1	0	0	5
0	0	1	0	6
0	0	0	1	7
:	:	:	:	:



4. T flip-flop'un uyarım tablosu

Qtn → Qtn+1	T
0 → 0	0
0 → 1	1
1 → 0	1
1 → 1	0

Doğruluk Tablosu

Q(tn)	Q(tn+1)	Girişler
CBA	CBA	T _A T _B T _C
000	001	0 0 1
001	010	0 1 1
010	011	0 0 1
011	100	1 1 1
100	101	0 0 1
101	110	0 1 1
110	111	0 0 1
111	000	1 1 1

BA	00	01	11	10
C	0	1		
1	1			


$$T_A = AB$$

BA	00	01	11	10
C	0	1	1	
1	1	1		


$$T_B = A$$

BA	00	01	11	10
C	0	1	1	1
1	1	1	1	1


$$T_C = 1$$




5. a)




b)



c)



d)



6. a) $T_A = A + BC$ $T_B = AB + \bar{B}C + C\bar{D}$
 $T_C = \bar{A}$ $T_D = A$

b) $R_A = \bar{C}$ veya A $R_B = A + BC\bar{D}$
 $R_C = C$ $R_D = AD$ veya AB

$S_A = BC$ $S_B = \bar{B}C$ $S_C = \bar{A}\bar{C}$ $S_D = A\bar{B}$ veya $A\bar{D}$

c) $J_A = BC$ $J_B = C$ $J_C = \bar{A}J_D = A$
 $K_A = 1$ $K_B = A + C\bar{D}$ $K_C = 1$ $K_D = A$

d) $D_A = BC$ $D_B = \bar{B}C + CD + \bar{A}B\bar{C}$ $D_C = \bar{A}\bar{C}$
 $D_D = \bar{A}D + A\bar{D}$ veya $\bar{A}D + AB$

7.

3-Fazlalık Rakam	Q(tn) Q ₃ Q ₂ Q ₁ Q ₀	Q(tn+1) Q ₃ Q ₂ Q ₁ Q ₀	Girişler T3T2T1T0
X	0000	Kullanılmaz	XXXX
X	0001	Kullanılmaz	XXXX
X	0010	Kullanılmaz	XXXX
0	0011	1100	1111
1	0100	0011	0111
2	0101	0100	0001
3	0110	0101	0011
4	0111	0110	0001
5	1000	0111	1111
6	1001	1000	0001
7	1010	1001	0011
8	1011	1010	0001
9	1100	1011	0111
X	1101	Kullanılmaz	XXXX
X	1110	Kullanılmaz	XXXX
X	1111	Kullanılmaz	XXXX

8.

Kayıdırma Darbesi	Seri Veri Girişi	FF0	FF1	FF2	FF3
X	X	0	0	0	0
1	1	1	0	0	0
2	0	0	1	0	0
3	0	0	0	1	0
4	1	1	0	0	1
5	0	0	1	0	0
6	0	0	0	1	0

BA \ C	0	1
00	0	x
01	0	1
11	1	x
10	0	x


$$T_C = C + AB$$

BA \ C	0	1
00	1	x
01	0	1
11	1	x
10	1	x


$$T_B = \bar{A} + B + C$$

BA \ C	0	1
00	1	x
01	1	1
11	0	x
10	1	x

$$T_A = \bar{A} + \bar{B}$$



Sayıciya ait zaman diyagramı:



8. BÖLÜM

ANALOG/SAYISAL VE SAYISAL/ ANALOG ÇEVİRİCİLER

- a darbesi : 2 V, b darbesi : 9V,
c darbesi : 6V, d darbesi : 13V,
e darbesi : 1V, f darbesi : 8V,
g darbesi : 0V, h darbesi : 15V,
i darbesi : 5V, j darbesi : 11V,
k darbesi : 3V, l darbesi : 7V.
- En küçük ağırlıklı (1 s) bit'e karşılık gelen gerilim 0.1 ise, diğer ağırlıklara karşılık gelen bitlere ait çıkış gerilimleri: 0.2 V, 0.4 V, 0.8 V, 1.6 V ve 3.2 V olacaktır. Buna göre; 111111 kodu için çıkış gerilimi: $3.2 + 1.6 + 0.8 + 0.4 + 0.2 + 0.1 = 6.3$ V olur.

- Öncelikle girişlerden gelen akımlar belirlenir. Akımlar belirlenirken girişin 0 ve 1 olmalarına göre akım hesaplanır.

$$I_0 = \frac{5V}{200K} = 0,025mA \quad I_1 = \frac{5V}{100K} = 0,05mA$$

$$I_2 = \frac{5V}{50K} = 0,1mA \quad I_3 = \frac{5V}{25K} = 0,2mA$$

Çıkış gerilimini değeri geri besleme direnci ile giriş akımlarının toplamına eşittir.


$$V_{ÇIKIŞ(D0)} = (10k\Omega)(-0,025mA) = -0,25V$$

$$V_{ÇIKIŞ(D1)} = (10k\Omega)(-0,005mA) = -0,5V$$

$$V_{ÇIKIŞ(D2)} = (10k\Omega)(-0,1mA) = -1V$$

$$V_{ÇIKIŞ(D3)} = (10k\Omega)(-0,2mA) = -2V$$

0 zaman aralığında sayısal girişlerin değerleri 0000'dır, çıkış gerilimi de 0V'tur. 1 nolu zaman aralığında sayısal girişler 0001 ve çıkış gerilimini sadece D0 girişi belirler, çıkış gerilimi -0,25 Volttur. Benzer şekilde; 2 nolu zaman aralığında sayısal giriş 0010 ve çıkış gerilimini sadece D1 girişi belirler, çıkış gerilimi -0,5 Volttur. 3 nolu zaman aralığında sayısal giriş 0011 ve çıkış gerilimini D1 ve D0 girişleri birlikte belirler, çıkış gerilimi $(-0,5) + (-0,25) = -0,75$ Volttur. 4 nolu zaman aralığında sayısal giriş 0100 ve çıkış gerilimini D2 girişi belirler, çıkış gerilimi -1 Volttur. 5 nolu zaman aralığında sayısal giriş 0101 ve çıkış gerilimini D2 ve D0 girişleri birlikte belirler, çıkış gerilimi $(-0,25) + (-1) = -1,25$ Volttur. 6 nolu zaman aralığında sayısal giriş 0110 ve çıkış gerilimini D2 ve D1 girişleri birlikte belirler, çıkış gerilimi $(-0,5) + (-1) = -1,5$ Volttur. 7 nolu zaman aralığında sayısal giriş 0111 ve çıkış gerilimini D1, D1 ve D0 girişleri birlikte belirler, çıkış gerilimi $(-1) + (-0,5) + (-0,25) = -1,75$ Volttur. 8 nolu zaman aralığında sayısal giriş 1000 ve çıkış gerilimini D3 girişi belirler, çıkış gerilimi -2 Volttur. Diğer adımlar izlenerek hesaplanıp grafiği çizildiğinde aşağıdaki şekilde verilen eğri elde edilir.



4. DCBA = 1000 olduğunda sadece D anahtarı kapalı olduğundan giriş direnci $R_{giriş} = R_4 = 20 \text{ k}\Omega$ olur. Buna göre eviren kuvvetlendirici çıkış gerilimi;

$$V_{çıkış} = V_{giriş} \cdot (-R_f / R_{giriş}) = -3 \cdot (-30/20) = -4.5V \text{ bulunur.}$$

İkili giriş E D C B A	Çıkış gerilimi V _{çıkış} (V)
0 0 0 0 0	0
0 0 0 0 1	-0.1
0 0 0 1 0	-0.2
0 0 0 1 1	-0.3
0 0 1 0 0	-0.4
0 0 1 0 1	-0.5
0 0 1 1 0	-0.6
0 0 1 1 1	-0.7
0 1 0 0 0	-0.8
0 1 0 0 1	-0.9
0 1 0 1 0	-1.0
0 1 0 1 1	-1.1
0 1 1 0 0	-1.2
0 1 1 0 1	-1.3
0 1 1 1 0	-1.4
0 1 1 1 1	-1.5
1 0 0 0 0	-1.6
1 0 0 0 1	-1.7
1 0 0 1 0	-1.8
1 0 0 1 1	-1.9
1 0 1 0 0	-2.0
1 0 1 0 1	-2.1
1 0 1 1 0	-2.2
1 0 1 1 1	-2.3
1 1 0 0 0	-2.4
1 1 0 0 1	-2.5
1 1 0 1 0	-2.6
1 1 0 1 1	-2.7
1 1 1 0 0	-2.8
1 1 1 0 1	-2.9
1 1 1 1 0	-3.0
1 1 1 1 1	-3.1

5. a) DAC 10 bit girişe sahipse muhtemel adım sayısı: $2^{10} - 1 = 1024 - 1 = 1023$ olur. Çıkış gerilimi 10,23 V durumunda adım boyutu: $10,23/1023 = 10 \text{ mV}$ bulunur.

$$V_A = 3,728 \text{ V ve } V_T = 0.1 \text{ V ise}$$

$$V_{AX} = 3,728 + 0,0001 = 3,7281 \text{ V}$$

$$3,7281 \text{ V} / 10 \text{ mV} = (3,7281 \times 10^3) / 10$$

$$= 372,81 \cong 373 \text{ adım.}$$

$$(373)_{10} = (2^8 + 2^6 + 2^5 + 2^4 + 2^2 + 2^0) = (0101110101)_2$$

- b) Saniyede 373 saat darbesi oluşur. Dönüşüm zamanı: $373 \mu\text{s}$ 'dir.

- c) Çözünürlüğü: $(1/1023) \times 100 \cong \% 0.1$ olur.

6. Burada B; ikili giriş değeri olup 5 bitlik ikili giriş için genişliği 00000 (onlu 0)'dan 11111 (onlu 32)'e kadardır. Örneğin, en az ağırlıklı bite (LSB) ait anahtar kapalı (A aktif, diğerleri açık olduğu: $(00001)_2 = (1)_{10}$ durumunda çıkış gerilimi:

$$V_{çıkış} = \frac{V_{giriş}}{V} \times B = -\frac{3,7}{8} \times 1 = -0,4625 \text{ V olur.}$$

En çok ağırlıklı bite (MSB) ait çıkış geriliminde ise tüm anahtarlar kapalı olduğu, $(11111)_2 = (31)_{10}$ durumunda çıkış gerilimi:

$$V_{çıkış} = \frac{3,7}{8} \times 31 = -14,3375 \text{ V bulunur.}$$

Giriş kodları EDCBA	Çıkış gerilimi $V_{\text{çıkış}} \text{ (V)}$
0 0 0 0 0	0
0 0 0 0 1	-0,4625
0 0 0 1 0	-0,925
0 0 0 1 1	-1,3875
0 0 1 0 0	-1,85
0 0 1 0 1	-2,3125
0 0 1 1 0	-2,775
0 0 1 1 1	-3,2375
0 1 0 0 0	-3,7
0 1 0 0 1	-4,1625
0 1 0 1 0	-4,625
0 1 0 1 1	-5,0875
0 1 1 0 0	-5,55
0 1 1 0 1	-6,0125
0 1 1 1 0	-6,475
0 1 1 1 1	-6,9375
1 0 0 0 0	-7,4
1 0 0 0 1	-7,8625
1 0 0 1 0	-8,325
1 0 0 1 1	-8,7875
1 0 1 0 0	-9,25
1 0 1 0 1	-9,7125
1 0 1 1 0	-10,175
1 0 1 1 1	-10,6375
1 1 0 0 0	-11,1
1 1 0 0 1	-11,5625
1 1 0 1 0	-12,025
1 1 0 1 1	-12,4875
1 1 1 0 0	-12,95
1 1 1 0 1	-13,4125
1 1 1 1 0	-13,875
1 1 1 1 1	-14,3375

7. Frekansı 500 kHz ise, periyodu

$$T = 1/(500 \times 10^3) = 2 \mu\text{s} \text{ olur.}$$

Bu durumda; Rampalı ADC'in en uzun dönüşüm zamanı: $(2^n - 1) \times T = (2^8 - 1) \times 2 = 255 \times 2 = 510 \mu\text{s}$

8 bit'li ardışık yaklaşımlı bir ADC'nin dönüşüm zamanı: $8 \times 2 \mu\text{s} = 16 \mu\text{s}$ olur.

Bu durumda ardışık yaklaşımlı ADC'nin dönüşüm zamanı rampalı ADC'ninkinden;

$$510/16 \cong 32 \text{ defa daha hızlıdır.}$$

8. Geribesleme gerilimi adımlarla değişir. Bu durumda **i. Adım**daki geri besleme

1. adımda: Referans gerilimi: $V_{\text{ref}}/2 = 8/2 = 4 \text{ V}$ seçilerek karşılaştırıcı çıkışında;

$V_k = V_x - 4 = 4,8 - 4 = 0,8 \text{ V}$ elde edilir. Bu durumda **MSB = 1** olur.

2. adımda: Referans gerilimi:

$V_{\text{ref}}/2 + V_{\text{ref}}/4 = 8/2 + 8/4 = 6 \text{ V}$ seçilerek karşılaştırıcı çıkışında; $V_k = V_x - 6 = 4,8 - 6 = -2 \text{ V}$ elde edilir. Bu durumda **4. Bit = 0** olur.

3. adımda: Referans gerilimi:

$$V_{\text{ref}}/2 + V_{\text{ref}}/8 = 8/2 + 8/8 = 5 \text{ V}$$

seçilerek karşılaştırıcı çıkışında;

$$V_k = V_x - 5 = 4,8 - 5 = -0,2 \text{ V} \text{ elde edilir.}$$

Bu durumda **3. Bit = 0** olur.

4. adımda: Referans gerilimi:

$$V_{\text{ref}}/2 + V_{\text{ref}}/16 = 8/2 + 8/16 = 4,5 \text{ V} \text{ seçilerek karşılaştırıcı çıkışında;}$$

$$V_k = V_x - 4,5 = 4,8 - 4,5 = 0,3 \text{ V} \text{ elde edilir.}$$

Bu durumda **2. Bit = 1** olur.

5. adımda: Referans gerilimi:

$$V_{\text{ref}}/2 + V_{\text{ref}}/16 + V_{\text{ref}}/32 = 8/2 + 8/16 + 8/32$$

$$= 4,75 \text{ V} \text{ seçilerek karşılaştırıcı çıkışında;}$$

$$V_k = V_x - 4,75 = 4,8 - 4,75 = 0,05 \text{ V} \text{ elde edilir.}$$

Bu durumda **LSB = 1** olur.


Bu sonuçlara göre elde edilen kod: $x = 10011$ olur ($n = 5$).

Bu kodu gerilime dönüştürerek $(10011)_2 = (19)_{10}$ besleme gerilimi yukarıdaki eşitlik kullanılarak bulunur. Buna göre:

$$V_{fi} = (V_{\text{ref}}/2^n) \times 19 = (8/32) \times 19 = 4,75 \text{ V} \text{ bulunur.}$$

9. a) (10010111)
 b) (10010111)
 c) maksimum dönüş zamanı = 102 μ s,
 ortalama dönüş zamanı = 51 μ s

10.



Tasarlanan devreden referans gerilim değerleri sırasıyla $V_{C1} = 8.3/4 = 6$ V, $V_{C2} = 8.2/4 = 4$ V, $V_{C3} = 8.1/4 = 2$ V olarak hesaplanır. Analog işaretin o anki değeri 5 V'dur. Yani 5 V $>$ V_{C3} , 5 V $>$ V_{C2} ve 5 V $<$ V_{C1} olduğundan V_{C3} çıkışı 1, V_{C2} çıkışı 1 ve V_{C1} çıkışı 0 olur. Bu değerler öncelikli kodlayıcı çıkışında tabloda da görüldüğü gibi 1 0 sayısal değerini karşılık gelmektedir. Sonuç olarak girişe uygulanan 5 V analog işaretin sayısal karşılığı olan $D_1D_0 = 10$ olarak işlem görür.

Giriş Kademesi	Giriş Gerilimi	Karşılaştırmacı Çıkışları			Kodlayıcı Çıkışları	
		C ₁	C ₂	C ₃	D ₁	D ₀
0. kademe	0-2V	0	0	0	0	0
1. kademe	2-4V	0	0	1	0	1
2. kademe	4-6V	0	1	1	1	0
3. kademe	6-8V	1	1	1	1	1

11. • SAR'lı ADC'nin dönüşüm zamanı, giriş geriliminden bağımsız olup sabittir. Buna karşın Rampalı ADC'de dönüşüm zamanı giriş gerilimine bağlıdır.
- SAR'lı ADC'nin bit sayısı artınca, dönüşüm zamanı da artar. Bunun yanında çözünürlüğü de artar. Rampalı ADC'de bit sayısı artınca çözünürlüğü artar. Dönüşüm zamanı ise üstel olarak artar. Bundan dolayı SAR'lı ADC daha hızlıdır.

ASCII Tablosu

Dec	Hex	Char	Dec	Hex	Char	Dec	Hex	Char	Dec	Hex	Char
0	00	Null	32	20	Space	64	40	@	196	60	'
1	01	Start of heading	33	21	!	65	41	A	97	61	a
2	02	Start of text	34	22	"	66	42	B	98	62	b
3	03	End of text	35	23	#	67	43	C	99	63	c
4	04	End of transmit	36	24	\$	68	44	D	100	64	d
5	05	Enquiry	37	25	%	69	45	E	101	65	e
6	06	Acknowledge	38	26	&	70	46	F	102	66	f
7	07	Audible bell	39	27	'	71	47	G	103	67	g
8	08	Backspace	40	28	(	72	48	H	104	68	h
9	09	Horizontal tab	41	29	)	73	49	I	105	69	i
10	0A	Line feed	42	2A	*	74	4A	J	106	6A	j
11	0B	Vertical tab	43	2B	+	75	4B	K	107	6B	k
12	0C	Form feed	44	2C	,	76	4C	L	108	6C	l
13	0D	Carriage return	45	2D	-	77	4D	M	109	6D	m
14	0E	Shift out	46	2E	.	78	4E	N	110	6E	n
15	0F	Shift in	47	2F	/	79	4F	O	111	6F	o
16	10	Data link escape	48	30	0	80	50	P	112	70	p
17	11	Device control 1	49	31	1	81	51	Q	113	71	q
18	12	Device control 2	50	32	2	82	52	R	114	72	r
19	13	Device control 3	51	33	3	83	53	S	115	73	s
20	14	Device control 4	52	34	4	84	54	T	116	74	t
21	15	Neg acknowledge	53	35	5	85	55	U	117	75	u
22	16	Synchronous idle	54	36	6	86	56	V	118	76	v
23	17	End trans. block	55	37	7	87	57	W	119	77	w
24	18	Cancel	56	38	8	88	58	X	120	78	x
25	19	End of medium	57	39	9	89	59	Y	121	79	y
26	1A	Substitution	58	3A	:	90	5A	Z	122	7A	z
27	1B	Espace	59	3B	;	91	5B	[	123	7B	{
28	1C	File separator	60	3C	<	92	5C	\	124	7C	
29	1D	Group separator	61	3D	=	93	5D	]	125	7D	}
30	1E	Record separator	62	3E	>	94	5E	^	126	7E	~
31	1F	Unit separator	63	3F	?	95	5F	_	127	7F	□

EBCDIC Tablosu

Least Significant Bits (LSB)																
Most Sig. Bits (MSB)	0 0000	1 0001	2 0010	3 0011	4 0100	5 0101	6 0110	7 0111	8 1000	9 1001	A 1010	B 1011	C 1100	D 1101	E 1110	F 1111
0 0000	NUL (0) 00	SOH (1) 01	STX (2) 02	ETX (3) 03	PF (4) 04	HT (5) 05	LC (6) 06	DEL (7) 07	GE (8) 08	RLF (9) 09	SMM (10) 0A	VT (11) 0B	FF (12) 0C	CR (13) 0D	SO (14) 0E	SI (15) 0F
1 0001	DLE (16) 10	DC1 (17) 11	DC2 (18) 12	TM (19) 13	RES (20) 14	NL (21) 15	BS (22) 16	IL (23) 17	CAN (24) 18	EM (25) 19	CC (26) 1A	CUI (27) 1B	IFS (28) 1C	IGS (29) 1D	IRS (30) 1E	IUS (31) 1F
2 0010	DS (32) 20	SOS (33) 21	FS (34) 22	(35) 23	BYP (36) 24	LF (37) 25	ETB (38) 26	ESC (39) 27	(40) 28	(41) 29	SM (42) 2A	CU2 (43) 2B	(44) 2C	ENQ (45) 2D	ACK (46) 2E	BEL (47) 2F
3 0011	(48) 30	(49) 31	SYN (50) 32	(51) 33	PN (52) 34	RS (53) 35	US (54) 36	EOT (55) 37	(56) 38	(57) 39	(58) 3A	CU3 (59) 3B	DC4 (60) 3C	NAK (61) 3D	(62) 3E	SUB (63) 3F
4 0100	SP (64) 40	(65) 41	(66) 42	(67) 43	(68) 44	(69) 45	(70) 46	(71) 47	(72) 48	(73) 49	¢ (74) 4A	. (75) 4B	< (76) 4C	((77) 4D	+ (78) 4E	Note1 (79) 4F
5 0101	& (80) 50	(81) 51	(82) 52	(83) 53	(84) 54	(85) 55	(86) 56	(87) 57	(88) 58	(89) 59	! (90) 5A	\$ (91) 5B	* (92) 5C	) (93) 5D	; (94) 5E	¬ (95) 5F
6 0110	- (96) 60	/ (97) 61	(98) 62	(99) 63	(100) 64	(101) 65	(102) 66	(103) 67	(104) 68	(105) 69	 (106) 6A	, (107) 6B	% (108) 6C	_ (109) 6D	> (110) 6E	? (111) 6F
7 0111	(112) 70	(113) 71	(114) 72	(115) 73	(116) 74	(117) 75	(118) 76	(119) 77	(120) 78	(121) 79	: (122) 7A	# (123) 7B	@ (124) 7C	' (125) 7D	= (126) 7E	" (127) 7F
8 1000	(128) 80	a (129) 81	b (130) 82	c (131) 83	d (132) 84	e (133) 85	f (134) 86	g (135) 87	h (136) 88	i (137) 89	(138) 8A	(139) 8B	(140) 8C	(141) 8D	(142) 8E	(143) 8F
9 1001	(144) 90	j (145) 91	k (146) 92	l (147) 93	m (148) 94	n (149) 95	o (150) 96	p (151) 97	q (152) 98	r (153) 99	(154) 9A	(155) 9B	(156) 9C	(157) 9D	(158) 9E	(159) 9F
A 1010	(160) A0	~ (161) A1	s (162) A2	t (163) A3	u (164) A4	v (165) A5	w (166) A6	x (167) A7	y (168) A8	z (169) A9	(170) AA	(171) AB	(172) AC	(173) AD	(174) AE	(175) AF
B 1011	(176) B0	(177) B1	(178) B2	(179) B3	(180) B4	(181) B5	(182) B6	(183) B7	(184) B8	(185) B9	(186) BA	(187) BB	(188) BC	(189) BD	(190) BE	(191) BF
C 1100	{ (192) C0	A (193) C1	B (194) C2	C (195) C3	D (196) C4	E (197) C5	F (198) C6	G (199) C7	H (200) C8	I (201) C9	(202) CA	(203) CB	Note2 (204) CC	(205) CD	Note3 (206) CE	(207) CF
D 1101	} (208) D0	J (209) D1	K (210) D2	L (211) D3	M (212) D4	N (213) D5	O (214) D6	P (215) D7	Q (216) D8	R (217) D9	(218) DA	(219) DB	(220) DC	(221) DD	(222) DE	(223) DF
E 1110	\ (224) E0	(225) E1	S (226) E2	T (227) E3	U (228) E4	V (229) E5	W (230) E6	X (231) E7	Y (232) E8	Z (233) E9	(234) EA	(235) EB	Note4 (236) EC	(237) ED	(238) EE	(239) EF
F 1111	0 (240) F0	1 (241) F1	2 (242) F2	3 (243) F3	4 (244) F4	5 (245) F5	6 (246) F6	7 (247) F7	8 (248) F8	9 (249) F9	(250) FA	(251) FB	(252) FC	(253) FD	(254) FE	(255) FF

Symbols

1'e tümleyeni 13, 14, 57, 137

2'nin tümleyeni 71

2421 kodu 21, 23

A

analog 8, 122, 123, 125, 126, 127, 128, 129, 130, 131, 132, 134, 135, 161

AND 5, 26, 29, 32, 120

ASCII 5, 18, 19, 20, 21, 162

Asenkron 82

B

BCD 5, 6, 17, 18, 20, 21, 22, 23, 38, 46, 59, 61, 62, 63, 64, 68, 69, 70, 76, 79, 80, 81, 106, 109, 138, 141, 144, 148, 156

BCD kodu 23

bellek 54, 72, 73, 74, 75, 77, 80, 82, 83, 87, 150

binary 9, 106

Biquinary 20, 21

Birleşik Devreler 9

Boole 24, 26, 27, 28, 31, 32, 33, 34, 35, 38, 39, 40, 41, 42, 44, 54, 66, 69, 70, 80, 95, 113

Boole fonksiyonları 34, 44

Byte 13, 102

C

complement 5, 13, 14, 32

Çoklayıcılar 64, 69

D

dağılma 27, 34

Dağılma kuralı 42

decimal 9, 18, 19

De Morgan 27, 28, 44

DEMUX 66

D flip-flop 87, 97, 99, 101, 102, 103, 109, 115, 118, 119, 120, 121

Doğruluk Tablosu 26, 54, 156

DRAM 77

durum diyagramı 94, 95, 97, 98, 101, 151, 152, 153, 154, 157

E

EEPROM 6, 74, 75

eldeyi 14, 55

EPROM 6, 74, 75

eşzamanlı sayıcı 111

F

flip-flop 77

G

geri sayıcı 106, 107, 110, 113, 114, 121, 130

Gray kodu 17, 18, 23

H

hexadecimal 9, 10, 23, 73

I

İkili sayma 128

ileri sayıcı 106, 110, 111, 120, 121, 128, 130, 155

J

JK flip-flop 88, 95, 96, 97, 99, 101, 107, 109, 110, 112, 113, 115, 116, 117, 121, 155

K

Karnough diyagramı 18, 43, 45, 46, 47, 52, 53, 67, 68, 69, 78, 98, 111, 142

kod çözücü 58, 59, 60, 61

kodçözücü 59, 60, 61, 62, 63, 64, 65, 66, 69, 70, 71, 74, 122, 146, 147

L

LSB 10, 13, 15, 16, 18, 55, 57, 68, 105, 107, 108, 109, 110, 124, 126, 128, 129, 130, 134, 159, 160, 163

M

MANTIK KAPILARI 5, 29

mantık tasarımı 4

Master 6, 84, 85

minterm 32, 33, 34, 40, 41, 42, 43, 44, 46, 47, 48, 49, 52, 59, 61, 63, 66, 78, 79, 141, 147

MOD-10 sayıcısı 109

MSB 10, 13, 15, 21, 55, 57, 62, 105, 107, 109, 124, 126, 128, 132, 133, 137, 159, 160, 163

MUX 64, 66, 67

N

NAND 25, 26, 30, 52, 60, 69, 70, 82

NOR 5, 30, 82, 120

O

octal 9, 10

Onaltılı 5, 10, 11, 14

OR 5, 26, 29, 32, 34, 59, 63, 69, 120

ÖNCELİKLİ KODLAYICILAR 6, 63

P

PAL 77, 78, 79, 80, 81, 147, 148, 149

parite 23

PLA 77, 78, 80, 81, 147

PLD 77, 78

PROM 6, 74, 78

Q

Quine-McCluskey 6, 47, 48, 49, 50, 52, 53

R

RAM 6, 75, 76, 77

ROM 6, 73, 74, 75, 76, 77, 80, 81, 147, 149

RS 6, 83, 84, 85, 86, 87, 88, 89, 93, 95, 101, 105, 163

S

saat darbesi 36, 83, 84, 85, 86, 87, 88, 95, 103, 106, 111, 112, 113, 114, 159

Saklayıcılar 7, 102, 103

Sayıcılar 106

Sıralı Ağ 82

Sıralı Devreler 9

slave 85, 87, 99

SRAM 75, 77

T

Tam Çıkarıcı 6, 56, 57

tam toplayıcı 55, 67, 70, 143, 146

Tekleyiciler 66

temel asal çarpan 44

Temel Asal Çarpan 42, 44, 48

T-FF 89

T flip-flop 96, 101, 106, 113, 114, 115, 116, 117, 118, 120, 121, 156

threshold 85, 91

Tutucu 83, 99

tümleyen 12, 13, 14, 65, 106, 107, 112, 113, 114

U

üç-fazlılık kodu 23

W

word 72, 73, 102, 140

X

XNOR 5, 31, 36, 38

XOR 5, 31, 57, 67, 71, 107

Y

Yarı Çıkarıcı 6, 56

yarı toplayıcı devresi 55

Kaynakça

1. Abbasoğlu, H. İ., Pastacı, H., Dijital Ölçmeler, YTU Yayınları, İstanbul, 1996
2. Abramovici, M., Breuer, M. A., Friedman, A. D., Digital Systems Testing and Testable Design, IEEE Press, USA, 1994
3. Allahverdi, N., Tercan, H., Mikroişlemciler ve Arabirimleri, Saray kitapevi, Konya, 1998
4. Arsan, T., Çölkesen, R., Lojik Devre Tasarımı, Papatya Yayıncılık, İstanbul, 2001
5. Breeding, K. J., Digital Design Fundamentals, The second edition, Prentice-Hall, NJ, USA, 1992
6. Burger, P., Digital Design-A Practical Course, John Wiley & Sons, NJ, USA, 1988
7. Buzluca, F., Sayısal Devreler (Lojik Devreleri), Ders Notları, İTÜ, İstanbul, 2006
8. Ekiz, H., Mantık Devreleri, Değişim Yayınları, 3. Baskı, İstanbul, 2003
9. Fletcher, W., An Engineering Approach to Digital Design, Prentice-Hall, NJ, USA, 1980
10. Friedman, A. D., Logical Design of Digital Systems, Computer Science Press, USA, 1975
11. IEEE Standart Graphic Symbol for Logic Functions (ANSI/IEEE Std. 991-1986), NY, Institute of Electrical and Electronics Engineering, USA, 1987
12. IEEE Standart VHDL Language Reference Manual (ANSI/IEEE Std. 1076-1993), NY, Institute of Electrical and Electronics Engineering, USA, 1994
13. IEEE Standart Description Language Based on the Verilog Hardware Deference Description Language (ANSI/IEEE Std. 1364-1995), NY, Institute of Electrical and Electronics Engineering, USA, 1995
14. Johnson, E. L., Karim, M. A., Digital design: a pragmatic approach, PWS Engineering, USA, 1987
15. Gajski, D. D., Principles of Digital Design, Prentice-Hall, NJ, USA, 1997
16. Harris, D. M., Harris, S. L., Digital Design and Computer Architecture, Morgan Kaufmann, USA, 2007
17. Engin, D., Engin, M., Sayısal Tasarım, Elvin Kitap, İzmir, 2003
18. Kalaycıoğlu, V. Ü., Sayısal Devreler: I. Kısım, MBEAE Matbaası, Gebze, Kocaeli, 1986
19. Kalaycıoğlu, V. Ü., Sayısal Devreler: II. Kısım, MBEAE Matbaası, Gebze, Kocaeli, 1986
20. Kahramanlı, Ş., Özcan, M., Lojik Tasarımın Temelleri ve Uygulamaları, Atlas Yayın, İstanbul, 2002
21. Karlık, B., Sayısal Tasarım, Ekopi Yayınevi, Konya, 2011
22. Kerim, M. A., Chen, X., Digital design: basic concepts and principles, CRC Press/Taylor & Francis, USA, 2008
23. Kester, W., The Data Conversion Handbook, Analog Devices, Inc. USA, 2004
24. Mano, M. M., Ciletti, M. D., Digital Design, Fourth Edition, Prentice-Hall, USA, 2007
25. Mano, M. M., Digital Design, Third Edition, Prentice Hall, NJ, USA, 2002
26. Mano, M. M., Kime, C. R., Logic and Computer Design Fundamentals, Third Edition, Prentice Hall, NJ, USA, 2004
27. Marcovitz, A. B., Introduction to Logic Design, McGraw-Hill, NY, 2010
28. McCluskey, E. J., Logic Design Principles, Prentice Hall, NJ, ABD, 1986
29. Nelson, V. P., Nagle, H. T., Irwin, J. D., Carroll, B. D., Digital Logic Circuit Analysis and Design, Prentice Hall, NJ, USA, 1995
30. Rafiqzaman, M., Fundamentals of Digital Logic and Microcomputer Design, John Wiley and Sons, NJ, USA, 2005

31. Roth, C. H., Fundamentals of Logic Design, Fourth Edition, PWS, 1995
32. Pastacı, H., Çözümlü Elektronik Lojik Devre Bilgisayar Problemleri, Metinler Matbaacılık, İstanbul, 1992
33. Pastacı, H., Elektronik Devreler, Nesil Matbaacılık, İstanbul, 1986
34. Pastacı, H., Elektronik Devreler, Nesil Matbaacılık, İstanbul, 1986
35. Sandige, R. S., Modern Digital Design, McGraw-Hill, NY, USA, 1990
36. Shiva, S. G., Introduction to Logic Design, M. Dekker, USA, 1998
37. Scott, J. R., Basic Computer Logic, Lexington Books, USA, 1981
38. Tocci, R. J., Widmer N. S., Digital Systems: Principles and Applications, Eight Edition, Prentice Hall, NJ, ABD, 2001
39. Uzun, M., PICBIT_PLC ile Lojik Tasarım, Birsan Yayınevi, İstanbul, 2008
40. Vahid, F., Digital Design, John Wiley & Sons, NJ, USA, 2006
41. Wakerly, J. F., Digital Design: Principles Practices, Fourth Edition, Prentice Hall, NJ, ABD, 2004
42. Weste, N.H.E., Eshraghian, K., Principles of CMOS VLSI Design: A System Perspective, Second Edition, Addison-Wesley, MA, USA, 1993.

